Практическая работа № 3. Физическая верификация топологии цифрового устройства

Цели работы: ознакомление с программами физической верификации Сalibre и Assura, получение навыков настройки и работы со средой верификации, овладение полным циклом физической верификации.

Краткие теоретические сведения

Проектирование топологии завершается этапом физической верификации, которая включает в себя:

- проверку топологии на соответствие правилам и нормам проектирования (КТТ – конструкторско-технологические требования) технологического процесса;

- извлечение из топологии электрической схемы;

- верификацию экстрактированнной схемы и электрической схемы проекта.

Основными целями физической верификации являются:

- подтверждение соответствия разработанной топологии КТТ;

- подтверждение соответствия разработанной топологии и электрической схемы.

Современные средства САПР, используемые для разработки цифровых блоков, позволяют осуществить полный комплекс физической верификации. Приложения, используемые для физической верификации проектов, должны обладать высоким быстродействием. Таковыми являются приложения Diva, Assura и Calibre. Наибольшую популярность получили программы Assura (Cadence) и Calibre (Mentor Graphics).

Проверка правил проектирования (DRC)

На этапе проверки правил проектирования проверяются геометрические соотношения слоев на соответствие конструкторско-технологическим нормам технологического процесса (DRC – Design Rule Checking). Все нормы КТТ определены в управляющем файле проверки DRC. Данный файл поставляется в составе библиотеки заводом-изготовителем либо разрабатывается самостоятельно при условии знания технологического процесса и требований КТТ.

Проверка правил проектирования в приложении Assura

Запуск приложения Assura DRC, предназначенного для проверки проектных норм, осуществляется из меню «Assura/Run DRC» редактора топологии Virtuoso. В результате выполнения команды на экран выводится интерфейс, показанный на рис. 5.3.1.

Рис. 5.3.1. Интерфейс программы Assura DRC

Для осуществления проверки необходимо задать следующие настройки программы: 1) место расположения проверяемого файла: а) Library – директория; б) Cell – название ячейки проекта; в) View – представление (обычно Layout), 2) рабочая среда: а) Run Name – имя процесса; б) Run Directory – рабочая директория, где будет сохраняться текущий выполняемый процесс (по умолчанию Assura DRC); 3) параметры технологии проектирования: а) технологический процесс (Technology); б) место расположения и название управляющего файла проверки.

После выполнения проверки норм КТТ Assura выведет результаты проверки в окне Error Layer Window, показанном на рис. 5.3.2.

Рис. 5.3.2. Окно поиска исправления ошибок Error Layer Window

В левой части окна ELW перечислены правила проектирования в виде списка, которые были нарушены (обнаруженные ошибки). В каждой строке сначала указывается цвет, которым будет подсвечена ошибка данного правила, затем в квадратных скобках указано число подобных ошибок и название правила. Обычно, в названии правила также указывается необходимое минимальное/максимальное численное значение требований (в мкм). Вверху слева указывается текущее выбранное правило проектирования и его название. Справа в поле для текущего правила указывается топологическая ячейка, в которой эта ошибка найдена. С помощью стрелок вправо/ влево осуществляется переход к следующей/предыдущей ошибке, которая будет подсвечена в топологии в виде цветного полигона.

Дополнительные возможности: кнопки «AV» и «NV» показывают/скрывают все подсвеченные ошибки; нажатием правой кнопкой мыши можно изменять цвет подсветки ошибок; для перехода к какой-либо конкретной ошибке можно ввести число этой ошибки в правой верхней части окна в поле «numbers».

Проверка правил проектирования в приложении Calibre.

Запуск приложения Calibre DRC осуществляется из меню Calibre/Run DRC окна редактора топологии Virtuoso.

Рис. 5.3.3. Окно проверки правил проектирования Calibre DRC

Перед началом проверки необходимо задать название и место расположения файла проверки calibre.drc, а также место размещения и название рабочего каталога Run Directory. Во вкладке Input необходимо задать: тип проверки (иерархический или одноуровневый), имя входного GDS-файла, название ячейки верхнего уровня. Во вкладке Outputs требуется определить: название базы данных с результатами проверки, формат базы данных, имя выходного файла-отчета о проверке.

В меню Setup/Select Checks… осуществляется выбор правил/групп правил проектирования, которые необходимо проверить (рис. 5.3.4).

Рис. 5.3.4. Окно выбора правил проектирования

После окончания проверки появится окно Calibre DRC RVE, в котором отобразятся результаты проверки правил проектирования.

Рис. 5.3.5. Окно поиска и просмотра ошибок Callibre DRC RVE

Окно Calibre RVE содержит полный список всех правил проектирования. Правила, не прошедшие проверку, будут выделены красным квадратом. Для просмотра ошибок по любому из этих правил необходимо раскрыть список и кликнуть по одной из ошибок. При этом в топологии будет подсвечена область ошибки, в правой части окна Calibre DRC RVE будет отображена информация о координатах ошибочного полигона, а в нижней части будет выведен отчет, содержащий текстовую информацию об ошибке и правило, по которому осуществлялась проверка. Перебирая найденные ошибки по всему списку правил, их исправляют и запускают проверку снова.

Верификация топологии и электрической схемы (LVS)

Верификация электрических схем является заключительным этапом проектирования топологии устройства и проходит в два этапа. На первом этапе осуществляется извлечение списка соединений (нетлист), на втором выполняется сравнение экстрактированной схемы и электрической принципиальной схемы с целью поиска несоответствий по сетям и приборам, а также номиналам и размерам приборов топологии и схемы.

Верификация в программе Assura

Запуск приложения верификации Assura LVS выполняется из меню «Assura/Run LVS» редактора топологии Virtuoso. В результате выполнения команды на экран выводится интерфейс, показанный на рисунке 5.3.6.

Для работы приложения необходимо задать: название схемотехнической ячейки и библиотеку ячейки, название топологической ячейки и библиотеку ячейки, название и путь к файлу извлечения списка электрических связей (extract.rul), название и путь к файлу сравнения списков электрических связей топологии и схемы (compare.rul).

Сразу после запуска процесса верификации программа-экстрактор начинает извлечение электрической схемы из топологии. Экстрактирование происходит согласно правилам, определенным в файле extract.rul.

После извлечения электрической схемы из топологии автоматически запускается процесс верификации. После окончания верификации на экран будет выведен файл отчета. В случае нахождения ошибок сразу после закрытия окна отчета на экран будет выведен графический интерфейс отладки LVS Debug, показанный на рис. 5.3.7.

Рис. 5.3.6. Интерфейс Assura LVS

Рис. 5.3.7. - Интерфейс отладки LVS Debug

В правой части окна указаны все ошибочные приборы, сети и терминалы. Для того, чтобы посмотреть ошибки, необходимо выбрать тип ошибок: «Rewires», «Nets», «Devices», «Pins», «Parameters», которые будут выведены, и нажать на клавишу «Open Tool». При этом на экран выводится окно ошибок выбранного типа, например, показанное на рис. 5.3.8.

Рис. 5.3.8. Окно параметрических ошибок Parameters Mismatch Tool

В верхней строке окна указаны названия ячеек (директорий) схемы и топологии. Строка ниже содержит информацию о расхождении параметров. Нижняя половина окна разбита на две части: информация о приборах топологии и информация о приборах схемы. При нахождении соответствия между приборами в топологии и схеме, но несоответствия их размеров Assura LVS указывает эти приборы и их тип в частях информации схемы и топологии. При выделении, например, прибора схемы выделяется соответствующий ему прибор топологии.

Исправив все найденные ошибки, верификацию повторяют.

Верификация в программе Calibre

Запуск приложения верификации Calibre LVS выполняется из меню «Calibre/LVS» окна редактора топологии Virtuoso. После выполнения команды на экран будет выведено окно Calibre LVS (рис. 5.3.9), содержащее пять вкладок.

Настройки вкладки Rules: Rules – название и место расположения управляющего файла, Run Directory - рабочий каталог программы.

Рис. 5.3.9. Вкладка Inputs программы Calibre LVS

Настройки вкладки Input:

- тип проверки (иерархическая, одноуровневая);

- варианты сравнения: Layout vs Netlist – топология и нетлист, Netlist vs Netlist – нетлист и нетлист, Netlist Extraction – экстракция нетлиста;

- закладка Layout (Топология): File – имя базы данных топологии, Format – формат базы данных, Export form layout viewer – экспорт из редактора топологии, Top Cell – название головной ячейки, Layout Netlist – название нетлиста, извлеченного из топологии;

- закладка Netlist (схема): Files – название файла нетлиста, Format – формат нетлиста, Export from schematic viewer – экспорт из редактора схемы, Top Cell – название головной ячейки.

Настройки вкладки Outputs подобны настройкам Calibre DRC.

Просмотр и исправление ошибок после окончания проверки выполняется аналогично DRC проверке в интерактивной программе Calibre RVE.

Практические задания

1) Произвести проверку правил проектирования топологии в программах Calibre и Assura согласно варианту задания, полученного у преподавателя дисциплины.

2) Произвести верификацию топологии проекта и электрической схемы согласно варианту задания в пакетах Calibre и Assura.

Требования к содержанию отчета

Отчет по практической работе должен содержать следующие разделы:

1) Цели и задачи практической работы.

2) Топология устройства.

3) Краткое описание и результаты выполненной работы.

4) Отчет DRC проверки для каждой из программ верификации.

5) Отчет о выполнении LVS проверки для каждой из программ.

6) Выводы о проделанной работе.