- •Введение
- •1. Классификация интегральных микросхем
- •2. Технология изготовления полупроводниковых имс на основе биполярных структур
- •2.1. Электрическая изоляция элементов
- •2.2. Планарно-диффузионные технологии с изоляцией элементов p-n-переходами и резистивной изоляцией
- •2.3. Планарно-эпитаксиальные технологии с изоляцией элементов p-n-переходами
- •2.4. Планарно-эпитаксиальные технологии с диэлектрической изоляцией элементов
- •2.5. Технология изготовления имс с комбинированной изоляцией
- •2.6. Биполярные технологии изготовления бис и сбис
- •2.7. Технология совмещенных имс
- •2.8. Конструкции элементов полупроводниковых имс на биполярных структурах
- •2.8.1. Интегральные биполярные транзисторы
- •2.8.2. Многоэмиттерный транзистор
- •2.8.3. Многоколлекторные транзисторы
- •2.8.4. Транзистор с барьером Шоттки
- •2.8.5. Супербета транзистор
- •2.8.6. Транзисторы p-n-p
- •2.8.7. Быстродействующие транзисторы с уменьшенными размерами элементов
- •2.8.8. Транзисторы с эмиттерами на гетеропереходах
- •2.8.9. Эволюция конструктивно-технологических вариантов биполярных транзисторов
- •2.8.10. Интегральные диоды
- •2.8.11. Интегральные резисторы
- •2.8.12. Интегральные конденсаторы
- •3. Технология изготовления полупроводниковых имс на основе мдп - структур
- •3.1. Конструкции элементов полупроводниковых имс
- •3.1.1. Интегральные мдп - транзисторы
- •3.1.2. Вспомогательные элементы мдп-имс
- •3.1.3. Интегральные мдп - конденсаторы
- •3.2. Технология производства мдп-имс
- •3.2.1. Базовая технология мдп-имс
- •3.2.2. Самосовмещенная мтоп - технология
- •3.2.3. Технология двойной диффузии (дмдп - технология)
- •3.2.4. Технология с многослойным диэлектриком
- •3.2.5. Технология комплементарных мдп-имс (кмдп - технология)
- •3.2.8. Технология мдп сбис полупроводниковых постоянных запоминающих устройств (мдп сбис ппзу - технология)
- •3.2.9. Технология имс на основе приборов с зарядовой связью (пзс - технология)
- •3.3. Некоторые конструктивно-технологические проблемы субмикронных мдп - структур
- •3.3.1. Короткоканальные эффекты
- •3.3.2. Проблемы масштабирования
- •3.3.3. Подзатворные диэлектрики
- •3.3.4. Формирование сток – истоковых областей
- •3.3.5. Формирование области канала
- •3.3.6. Формирование затвора
- •4. Технология производства биполярно-полевых полупроводниковых имс
- •4.1. Конструкции элементов биполярно-полевых имс
- •4.1.1. Полевые транзисторы
- •4.1.2. Биполярно-полевая структура с биполярным и V-птуп - транзистором
- •4.1.3. Структура с биполярным и птуп – транзистором, полученная применением ионного легирования
- •4.1.4. Биполярно-полевая структура с высоким коэффициентом усиления биполярного транзистора
- •4.1.5. Структура биполярно-полевой каскодной схемы
- •4.1.6. Биполярно-полевая структура с высоким быстродействием
- •4.1.7. Биполярно-полевые структуры инжекционно-полевой логики (ипл - структуры)
- •4.1.8. Биполярно-полевые структуры с мдп - транзисторами (би-мдп - структуры)
- •4.2. Технология изготовления биполярно-полевых структур
- •4.2.1. Технология биполярно-полевых имс
- •4.2.2. Технология биполярно-полевых имс с птуп
- •5. Технология изготовления имс на основе полупроводников aiiibv
- •5.1. Элементы имс на полупроводниках группы aiiibv
- •5.1.1. Диоды
- •5.1.2. Биполярные транзисторы с гетеропереходами
- •5.1.3. Полевые транзисторы
- •5.2. Современные тенденции формирования aiiibv-структур
- •6. Переход от микро – к нанотехнологиям
- •6.1. Физические основы нанотехнологий в микроэлектронике
- •6.2. Элементы на основе наноэлектронных структур
- •6.2.1. Резонансно-туннельный диод
- •6.2.2. Металлический одноэлектронный транзистор
- •6.2.3. Спиновой полевой транзистор
- •6.2.4. Элементы молекулярной электроники
- •6.2.5. Структуры на основе квантовых точек и проволок
- •6.2.6. Электронные элементы на основе нанотрубок
- •6.3. Зондовые сканирующие нанотехнологии
- •Заключение
- •Библиографический список
- •Оглавление
- •394026 Воронеж, Московский просп., 14
2.4. Планарно-эпитаксиальные технологии с диэлектрической изоляцией элементов
Недостатки изоляции p-n-переходом обусловили необходимость поиска более эффективных методов. Один из них – изоляция элементов за счет полного окружения диэлектриком или полная диэлектрическая изоляция. Исторически первым способом такой изоляции была изоляция тонкой пленкой диэлектрика так называемый ЭПИК – процесс (от английского выражения Epitaxial Passivated Integrated Circuits). Этапы этого процесса представлены на рис. 2.14.
Исходная пластина кремния n-типа покрывается тонким (2-3 мкм) эпитаксиальным слоем n+-типа (рис. 2.14, а). Через маску в пластине вытравливают канавки глубиной 10-15 мкм, после чего всю рельефную поверхность окисляют (рис.2.14, б). Далее на окисленную рельефную поверхность напыляют толстый (200-300 мкм) слой поликристаллического кремния (рис. 2.14, в). После этого исходную пластину n-типа сошлифовывают на всю толщину вплоть до дна канавок. В результате получаются карманы n-типа (со скрытым n+-слоем), расположенные уже в поликристаллической подложке (рис. 2.14, г). Изоляция элементов обеспечивается окисным слоем SiO2 (ср. с рис. 2.5, б). Основную трудность в эпик - процессе представляет прецизионная шлифовка монокристаллической пластины: при толщине сошлифовываемого слоя 200-300 мкм погрешность шлифовки по всей поверхности должна лежать в пределах 1-2 мкм.
Для улучшения характеристик диэлектрической изоляции слой SiO2 иногда заменяют слоем Si3N4, двойными слоями SiO2 - Si3N4 или SiO2 - SiC. Нитрид и карбид кремния обладают лучшими диэлектрическими свойствами, что еще в большей степени уменьшает токи утечки и паразитные емкости между монокристаллическим и поликристаллическим кремнием и увеличивает пробивные напряжения. Карбид кремния, кроме того, отличается высокой твердостью, что облегчает механическое удаление кремния n-типа, так как позволяет легко фиксировать момент сошлифовки до уровня слоя карбида. ЭПИК - процесс наиболее распространен среди методов полной диэлектрической изоляции. Он позволяет получить хорошую изоляцию элементов, обеспечивает очень малую емкость, образованную слоем оксида. Сопротивление изоляции превышает 1012 Ом при напряжении 100 В, а пробивное напряжение выше 800 В для слоя толщиной 1 мкм. Кроме того, EPIC - технология дает возможность изготовлять на одном кристалле высокочастотные и низкочастотные диоды, используя селективную диффузию золота, а также облегчает получение на одном кристалле транзисторов типов n-p-n и p-n-p. По такой технологии целесообразно изготовлять микромощные и быстродействующие цифровые и высокочастотные аналоговые ИМС. Но стоимость технологического процесса при этом высока по сравнению с процессами изоляции p-n-переходами.
Рис. 2.14. Метод диэлектрической изоляции (эпик-процесс):
а - исходная структура; б - травление канавок и окисление;
в - напыление поликристаллического кремния;
г - конечная структура (карманы со скрытым n-слоем)
Существуют и другие варианты ЭПИК – процесса /7/. Изоляция объемными диэлектрическими материалами (технология «кремний в диэлектрике» - КВД). EPIC - технология требует прецезионной механической обработки, которая затруднена из-за наличия прогиба подложки в результате различия коэффициентов температурного линейного расширения (ТКЛР) монокристаллического и поликристаллического кремния и оксида кремния. Различие микротвердости этих материалов приводит к наличию ступенек на поверхности, что затрудняет получение качественной металлизации. С целью устранения отмеченных недостатков разработаны технологические процессы, в которых вместо поликристаллического кремния для изолирующих областей и основания кристаллов используют стекло, ситалл и керамику, ТКЛР которых близки к ТКЛР монокристаллического кремния. Эта технология имеет много общего с ЭПИК – процессом. Если на 3-ем этапе (рис. 2.14, в) вместо полупроводникового слоя (поликремний) нанести диэлектрический, получается вариант объемной диэлектрической изоляции, обеспечивающий лучшую гальваническую и емкостную развязку элементов.
Для формирования КВД – структуры применяются следующие технологические операции (рис. 2.15).
Рис. 2.15. Схема КВД - технологии
В исходной эпитаксиальной монокристаллической структуре n+-типа формируются элементы микросхемы (а). Между ними в местах их изоляции локально вытравливаются канавки. В результате получаются выступающие меза-области со схемными элементами (б). С лицевой стороны этих меза-областей приклеивают вспомогательную (технологическую) пластину, а противоположную сторону сошлифовывают до получения раздельных меза-областей, удерживаемых в фиксированном положении вспомогательной пластиной (в, г). На полученную таким образом заготовку наносится стекло, ситалл, керамический цемент (д). После этого вспомогательная пластина удаляется (е).
Иногда в качестве изоляционного материала используют ситалл системы SiO2 – Al2O3 - ZnO с добавками, которые обеспечивают получение материала с ТКЛР, равным ТКЛР монокристаллического кремния. Отличие ДИАК - метода, изображенного на (рис. 2.16), состоит в том, что перед запрессовкой в диэлектрический материал разделенных меза-областей, удерживаемых вспомогательной пластиной, на открытой поверхности меза-областей формируется тонкий слой SiO2. Наличие такого слоя между монокристаллическим кремнием с диэлектрическим материалом предупреждает переход примесей из диэлектрического материала в монокристаллический кремний.
Рис. 2.16. Схема структуры, полученной ДИАК – методом
Несмотря на технологические отличия рассмотренных методов изоляции элементов микросхем объемными диэлектрическими материалами, конечным результатом их является микросхема с диэлектрической подложкой, в которую утоплены карманы монокристаллического кремния с элементами. Диэлектрик, с помощью которого осуществляется изоляция, одновременно служит подложкой. В связи со сложностью технологического процесса и трудностью подбора высокочистых материалов для изоляции указанные методы не нашли широкого применения.
Изоляция воздушными зазорами основана на получении воздушных зазоров между элементами при вытравливании участков кремния с боковых сторон. Один из вариантов этой технологии - декаль – метод (рис. 2.17), при котором элементы ИМС находятся на едином конструктивном основании.
Рис. 2.17. Схема структуры, полученной декаль – методом
Метод заключается в том, что пластину кремния с полностью изготовленными элементами и разводкой, защищенную слоем SiO2, приклеивают лицевой стороной к диэлектрической пластине, а затем участки полупроводника между элементами удаляют с последующей защитой кристалла слоем SiO2.
Второй вариант – метод балочных выводов (рис. 2.18) предусматривает боковую воздушную изоляцию, при которой роль поддерживающего конструктивного основания выполняет не диэлектрик, а жесткие массивные балочные внешние выводы, которые, кроме того, электрически соединяют между собой элементы микросхемы.
По такой технологии сначала формируют элементы ИМС (рис. 2.18, а), затем создают систему соединений, используя слои титана, платины и золота (рис. 2.18, б), после чего с обратной стороны пластины локальным травлением удаляют лишние участки между элементами (рис. 2.18, в). Достоинством технологии является отсутствие механической обработки и высокотемпературных процессов на этапе формирования изолирующих областей. Недостатком метода является сложность и невысокая степень интеграции.
Технология «кремний на сапфире» (КНС – технология, англ. SOS – Silicon On Sapphire) является разновидностью технологии с воздушной изоляцией.
Рис. 2.18. Схема структуры, полученной по методу балочных выводов
Ее основные этапы показаны на рис. 2.19. Сапфир имеет такую же структуру кристаллической решетки, как и кремний. Поэтому на сапфировой пластине (подложке) можно нарастить эпитаксиальный слой кремния (рис. 2.19, а), а затем протравить этот слой насквозь до сапфира, так чтобы образовались кремниевые «островки - карманы» для будущих элементов ИС (рис. 2.19, б). Эти карманы с нижней стороны изолированы друг от друга сапфиром - диэлектриком, а с боковых сторон - воздухом. Недостатком этого метода является рельефность поверхности, которая затрудняет осуществление металлической разводки.
Рис. 2.19. Технология «кремний на сапфире» (КНС):
а — исходная структура; б — рельефные карманы
КНС технология применима для изготовления как биполярных, так и МДП-ИМС, где она наиболее целесообразна.
Микросхемы, полученные с использованием технологии КНС, отличаются малыми паразитными емкостями (до 0,1.-0,2 нФ/мм2) и высокими рабочими частотами (до 4 ГГц). Широкому промышленному освоению этой технологии препятствуют высокая стоимость подложек и образование в кремниевых гетероэпитаксиальных пленках большого числа кристаллографических дефектов (107...109см-2). Метод перспективен для создания линейных ВЧ- и СВЧ - микросхем.
Дальнейшее развитие процессов полной диэлектрической изоляции направлено на увеличение диаметра исходных пластин, использование ионного легирования для внедрения ионов азота в кремниевую пластину с целью создания изолирующих областей из нитрида кремния, формирование биполярных транзисторов с эмиттером из поликристаллического кремния. Процессы полной диэлектрической изоляции применяют в основном для изготовления ИМС первой и второй степеней интеграции (исключение составляет КНС - технология), к которым предъявляются особые требования по радиационной стойкости и электрической изоляции на частотах до нескольких гигагерц. По этим процессам изготовляют как цифровые, так и аналоговые ИМС, в том числе постоянные запоминающие устройства.