4. Базовые схемы логических элементов на биполярных и полевых транзисторах

По схемотехнической реализации основных логических функций логические ИМС на биполярных транзисторах подразделяют на следующие группы:

1) транзисторные с непосредственной связью — транзистор - транзисторная логика с непосредственными связями между логическими элементами (ТЛНС);

Вход

Рис. 4.1. Основная логическая схема ТЛНС

2) транзисторные с резистивной связью — резистивно-транзисторная логика (РТЛ);

3) транзисторные с резистивно-емкостной связью — резистивно-емкостная транзисторная логика (РЕТЛ);

4) диодно-транзисторная логика (ДТЛ);

5) транзистор-транзисторная логика (ТТЛ);

6) транзисторные с эмиттерными связями (токовые ключи, или переключатели тока)— эмиттерно связанная логика (ЭСЛ);

7) диодные матрицы (ДМ). Каждому типу цифровых ИМС, реализующих функции И — НЕ или ИЛИ — НЕ, присуща определенная комбинация положительных и отрицательных свойств.

Транзисторные ИМС с непосредственной связью являются одним из первых схемотехнических направлений. На рис. 4.1 приведена логическая схема этого типа, реализующая функцию ИЛИ — НЕ (любой из входных сигналов будет инвертирован на выходе). Преимущества схем ТЛНС — простота (используются только два типа элементов), малая потребляемая мощность и высокое быстродействие; недостаток — влияние разброса входных характеристик транзисторов. Поэтому, обладая высоким коэффициентом объединения по входу (т>8), схемы ТЛНС не обеспечивают высокой нагрузочной способности (п < 4) и имеют низкую помехоустойчивость (U_n = 0,3 — 0,15 В). При построении схем ТЛНС требуется подбор транзисторов с одинаковым входным сопротивлением, что является существенным ограничением для использования в гибридных ИМС.

Дальнейшее улучшение характеристик транзисторных схем связано с созданием ИМС, имеющих компенсированные связи между элементами — резистивные (РТЛ) и резистивно-емкостные (РЕТЛ). В схемах РТЛ (рис. 4.2, а, б) разброс входных сопротивлений компенсируется включением резисторов в базовые цепи транзисторов. Это позволяет повысить помехоустойчивость, значительно снизить рабочие токи, обеспечить более высокие значения коэффициентов n и m (n > 4 и m > 9). Однако в схемах РТЛ значительно снижено быстродействие (t_зср = 30 - 50 нс).

Рис. 4.2. Основные логические схемы РТЛ: а — с резистивной связью; б — с резистивно-транзисторной связью.

Для повышения быстродействия схем РТЛ параллельно базовому резистору включают форсирующие конденсаторы (рис. 4.3), в результате получилась логическая схема РЕТЛ. Предельное быстродействие этой схемы t_зср = 10 - 15 нс при сохранении параметров n>4 и m>8, Схемы РЕТЛ просты и экономичны, допускают большие разбросы номиналов элементов и напряжений питания. Однако ввиду большой площади, занимаемой конденсаторами, микросхемы на основе РЕТЛ наиболее удобны для реализации в гибридном исполнении.

Многие трудности, связанные с неравномерным распределением токов во входных цепях, низкой помехоустойчивостью, малым быстродействием и др в схемах с непосредственными резистивными и резистивно-емкостными связями, можно устранить, если во входную цепь логического элемента включить диоды. При этом получается схема ДТЛ, с помощью которой в зависимости от включения представлена на рис. 4.4.

Рис. 4.3. Основная логическая схема РЕТЛ

Рис. 4.4. Основная логическая схема ДТЛ с простым инвертором

Схема содержит т входных диодов которые вместе с резистором R₁ реализуют функцию И. Диоды Д_см1 и Д_см2 предназначены для увеличения порога запирания схемы, а следовательно для увеличения ее помехоустойчивости. Смещающие диоды включают для того, чтобы падение напряжения на входных диодах не влияло на переключение транзистора. Простой инвертор выполняет логическую функцию НЕ и усиление сигнала.

Необходимым элементом схемы является резистор R₂, который в закрытом состоянии инвертора задает ток через смещающие диоды. При подключении к резистору R₂ отдельного источника питания увеличиваются быстродействие и порог запирания схемы. Поскольку элементарные логические операции И (ИЛИ) и НЕ осуществляются различными элементами схемы ДТЛ, легко увеличить число входов путем добавления входных диодов. В этом одно из преимуществ схем ДТЛ по сравнению со схемами ТЛНС, РТЛ и РЕТЛ.

Дальнейшее совершенствование схем ДТЛ идет по пути сокращения потребляемой мощности и усложнения инвертора с целью повышения нагрузочной способности. Схемы ДТЛ наиболее легко реализуются в полупроводниковых и питания диодов можно реализовать функции И — НЕ или ИЛИ — НЕ. Схемы ДТЛ универсальны и имеют относительно низкую стоимость. В отличие от других типов логических схем, применяемых в основном для построения цифровых устройств ЭВМ, схемы ДТЛ широко используют и в устройствах дискретной автоматики. В них удачно сочетаются такие важные параметры, как быстродействие и потребляемая мощность.

В схемах ТТЛ во входных цепях используются многоэмиттерные транзисторы (рис. 4.5, а). По принципу построения, а также по важнейшим параметрам они близки к схемам ДТЛ. Эмиттерные переходы многоэмиттерного транзистора выполняют функцию, аналогичную функции диодов в схемах ДТЛ, а коллекторный переход играет роль смещаю­щего диода. Многоэмиттерный транзистор — специфичный интегральный полупроводниковый прибор, представляющий собой совокупность транзисторных структур, имеющих общий коллектор и непосредственно

Рис. 4.5. Основные логические схемы ТТЛ с простым (а) и сложным (б) инверторами

взаимодействующих друг с другом за счет движения основных носителей заряда. Схемы ТТЛ отличаются высоким быстродействием (t₃._cр = = 6-15 нс) и малой потребляемой мощностью (45—15 мВт). Для повышения помехоустойчивости (допустимый уровень U_n = 1 В) и нагрузочной способности (п > 10) используются схемы ТТЛ со сложным инвертором (рис. 4.5, б).

Схемы ТТЛ в настоящее время наиболее популярны, они реализуются в основном методами полупроводниковой технологии и имеют малую площадь, занимаемую элементами.

Для построения ЭВМ высокой производительности и систем автоматики повышенного быстродействия наиболее перспективны цифровые ИМС на переключателях тока, так называемые схемы ЭСЛ.

Рис. 4.6. Основная логическая схема ЭСЛ

Их высокое быстродействие обеспечивается ненасыщенным режимом работы транзисторов, малым перепадом логических уровней (~ 0,7—0,8 В) и малым входным сопротивлением, которое уменьшает влияние нагрузочных емкостей.

Схема ЭСЛ, представленная на рис. 4.6, состоит из двух частей: переключателя тока (дифференциального усилителя) и эмиттерного повторителя. Эмиттерный повторитель обеспечивает согласование между выходными и входными уровнями схемы и ее высокую нагрузочную способность, выполняя роль усилителя мощности. Разработанные на основе схем ЭСЛ интегральные микросхемы серии 137 характеризуются высокими быстродействием (t_зср = 2-7 нс), нагрузочной способностью (п может достигать 100), помехоустойчивостью (U_п = 0,2 В при ΔU = 0,8В).

Диодные матрицы (ДМ) представляют собой набор быстродействующих диодов, соединенных между собой по определенному принципу (256—1024 элементов). Диодные матрицы используют как быстродействующие логические элементы в основном в гибридных ИМС.

Цифровые микросхемы на полевых транзисторах (МОП - ИС)

Базовой логической схемой для построения этих ИС является инвертор, выполняющий логическую функцию инвертирования входного сигнала (операцию НЕ).

Для установления связи между конструктивными и электриче­скими параметрами МОП-транзисторов цифровых МОП-ИС малой и средней степеней интеграции рассматривают статический и динамический режимы работы трех наиболее распространенных инверторов, которые отличаются схемой включения нагрузочного транзистора. Схемы, где нагрузочный транзистор выполняет функцию резистора, относят к инверторам с пассивной на­грузкой, а схемы, где он выполняет функцию активного элемента, к инверторам с активной нагрузкой.

Инвертор с пассивной нагрузкой. Простейшей инвертирующей схемой на МОП-транзисторе является инвертор с пассивной нагрузкой (рис. 4.7, а). В нем в качестве на­грузки используется МОП-транзистор Т₁.

а) б)

Рис. 4.7. а) – схема инвертора с пассивной нагрузкой; б) – вольт-амперные характеристики нагрузочного транзистора: 1 – U_з = U_и.п ; 2 – U_з = U_и.п1 + U₀ ;

3 – U_з > U_и.п1 + U₀.

Инвертор с пассивной нагрузкой и двумя источниками питания. Для повышения быстродействия на затвор нагрузочного транзистора часто подают напряжение от от­дельного источника питания U_и.п2 > U_и.п1 + U₀. Схема такого инвертора приведена на рисунке 4.8, а.

а) б)

Рис. 4.8. а) – схема инвертора с пассивной нагрузкой и двумя источниками питания; б) – передаточная характеристика инвертора при U_и.п2 > U_и.п1 + U₀₁.

Инвертор с активной нагрузкой. Такая схема инвертора широко распространена в КМОП-ИМС, где одновременно используются n- и р-канальные МОП-транзисторы. Преимуществами подобных инверторов являются отсутствие потребления мощности от источника питания в статическом режиме и лучшая форма передаточной характеристики.

а) б) в)

Рис. 4.9. Инвертор с активной нагрузкой: а) – электрическая схема; б) – стоковые характеристики в открытом (А) и закрытом (Б) состояниях; в) – передаточная характеристика.

Схема инвертора и его стоковые характеристики приведены на рис. 4.9, а, б. Как видно, затворы нагрузочного р-канального транзистора Т₁ и ключевого n-канального транзистора Т₂ соединены вместе, а исток каждого транзистора объединен с подложкой. Выходом инвертора являются объединенные стоки. При таком включении ключевой и нагрузочный транзисторы работают в противофазе, т. е. запирание одного связано с отпиранием другого и наоборот, что улучшает быстродействие.