- •Теория автоматов Конспект лекций Уровни представления эвм.
- •Операционные элементы. (оэ)
- •Процессор гса:
- •Достоинства и недостатки.
- •Операционное устройство для выполнения операций алгебраического сложения двоичных чисел.
- •Суммирование при использовании прямого кодирования.
- •Суммирование чисел при использовании обратного кода.
- •Д ополнительный код.
- •Модифицированный код.
- •Пример суммирования.
- •Конечные автоматы.
- •Теория конечных автоматов
- •Способы задания функций переходов.
- •Автоматы ( с выходным преобразователем)
- •Способы задания автоматов
- •Способы задания автомата Миля
- •Преобразование автоматов из Миля в Мура и обратно Понятие эквивалентности автоматов
- •Преобразование Мура в Миля
- •Техника преобразований.
- •Обратный переход. Построение Мура для заданного Миля.
- •Частичные или не полностью определенные автоматы.
- •Синтез конечных автоматов.
- •Абстрактный синтез конечных автоматов.
- •Построение дерева входных последовательностей.
- •Структурный этап синтеза автоматов.
- •Основные этапы структурного синтеза.
- •Типы памяти.
- •Основные типы триггеров.
- •Пример структурного синтеза синхронного автомата.
- •`Временная диаграмма.
- •Этап минимизации автомата при абстрактном синтезе. Минимизация полностью определенного автомата.
- •Алгоритмы минимизации на основе треугольной матрицы.
- •Минимизация числа состояний частичного автомата.
- •Минимизация частичного автомата.
- •Абстрактный этап синтеза конечного автомат. (неканонический метод).
- •Алгоритм перехода от граф схемы микропрограммы к автомату Мура.
- •Учет взаимодействия операционного и управляющего автоматов. Алгоритм получения.
- •Алгоритм получения частичного автомата.
- •Множество входных значений.
- •Кодирование состояний синхронного автомата.
- •Кодирование соседними кодами.
- •Минимизация числа переключений элементов памяти.
- •Универсальный способ кодирования (для синхронного автомата).
- •Автомат с дешифратором.
- •Асинхронные автоматы.
- •Этапы синтеза асинхронного автомата.
- •Реализация асинхронного rs триггера на логических элементах.
- •Установочные входы в триггерах.
- •Синхронные элементы памяти.
- •Требования, предъявляемые к синхросигналу.
- •Синтез синхронного d триггера.
- •Синтез триггера с задержкой.Реализация асинхронного t триггера.
- •Исключение состязаний элементов памяти в синхронных автоматах.
- •Структура автоматов на плм и пзу.
- •Явление рисков в комбинационных узлах.
- •Исключение влияние рисков.
- •Построение схем без риска.
- •Алгоритм построения схемы без рисков по днф.
- •Алгоритм построения схемы без риска.
- •Автоматы, языки и грамматики.
- •Задача распознавания цепочек языка.
- •Классификация грамматик по Хомскому.
- •Примеры построения грамматик.
- •Грамматика для выполнения арифметических операций.
- •Соответствие конечных автоматов и автоматных грамматик.
- •Этапы для заданной автоматной грамматики.
- •Этапы для заданной автоматной грамматики.
- •Недетерминированные конечные автоматы.
- •Преобразование недетерминированного автомата в детерминированный.
- •Преобразование некоторых типов грамматики к автоматному ввиду.
- •Алгоритм получения правил, не содержащих правил вывода нетерминальных символов.
- •Построение распознавателей и преобразователей.
- •Построение распознавателей.
- •Алгоритм построения преобразователя.
Требования, предъявляемые к синхросигналу.
Синхросигнал должен появиться после входного сигнала
Синхросигнал должен заканчиваться раньше синхросигнала:
Синтез синхронного d триггера.
В качестве основы используем асинхронные RS триггеры:
Так как данный вид триггера получен на элементах «или - не», то и комбинационный узел реализуем на тех же самых элементах.
CD/Q |
00 |
01 |
11 |
10 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
получим:
CD/Q |
00 |
01 |
11 |
10 |
0 |
*0 |
*0 |
01 |
*0 |
1 |
0* |
0* |
0* |
10 |
|
|
|
------------С |
|
|
|
------------D |
|
|
|
* |
* |
0 |
* |
Q - |
0 |
0 |
0 |
1 |
|
|
|
------------С |
|
|
|
------------D |
|
|
|
0 |
0 |
1 |
0 |
Q - |
* |
* |
* |
0 |
R = C⌐D = ⌐(⌐C v D)
S = CD v ⌐(⌐C v ⌐D)
Условное обозначение:
Временная диаграмма:
В момент времени t0 сигнал R0 непосредственно воздействует через установочные входы на RS триггер.
В момент t1 появляется сигнал R1 , однако триггер был в нуле и следовательно изменений не произошло.
В момент t2 появляется сигнал S, который устанавливает ⌐Q в 0, а затем Q в 1.
Повторный сигнал ⌐S в t3 лишь подтверждает Q = 1, а ⌐Q = 0.
В момент времени t4 появившийся сигнал R сбрасывает триггер.
t (⌐С Q=1) = 3 τ
t (⌐С Q=0) = 2 τ
max (t (⌐С Q)) = 3 τ
Синтез триггера с задержкой.Реализация асинхронного t триггера.
Появление сигнала T = 1 записывает новое значение триггера Q = 1 , однако на выходе это значение появляется лишь после исчезновения сигнала T = 1.
Это можно организовать, используя два разряда, один из которых показывает значение внутри триггера (q1), а второй (q2) совпадает с Q.
q1 q2
0 0
0 1
1 0
1 1
тогда q1 q2 - 4 комбинации
q1 ≠ q2 – в моменты времени, когда происходит запись нового значения в триггер
Данный триггер представим виде автомата Мура, который имеет 4 вершины:
Это абстрактный автомат.
Составим таблицу переходов:
q1q2 /T |
0 |
1 |
00 |
00 |
10 |
01 |
00 |
01 |
10 |
11 |
10 |
11 |
11 |
01 |
Перейдем к структурному автомату:
⌐R⌐S
*1
0 0
10
0 1
01
1 0
1*
1 1
Строим таблицу функции возбуждения:
q1q2 /T |
0 |
1 |
00 |
*1 , *1 |
10 , *1 |
01 |
*1 , 01 |
*1 , 1* |
11 |
1* , 1* |
01 , 1* |
10 |
1* , 10 |
1* , *1 |
Q = q2 , поэтому в таблице не приводят значение выходного сигнала.
Строим 4 карты Карно:
-
⌐R1
---T
*
1
-----
*
*
-----
1
0
1
1
q1
q2
-
⌐R2
---T
*
*
-----
0
1
-----
1
1
1
*
q1
q2
-
⌐S1
---T
1
0
-----
1
1
-----
*
1
*
*
q1
q2
-
⌐S2
---T
1
1
-----
1
*
-----
*
*
0
1
q1
q2
⌐R1 = (⌐q2 v ⌐T) = ⌐(q2T)
⌐S1 = (q2 v ⌐T) = ⌐(⌐q2T)
⌐R2 = (q1 v T) = ⌐(⌐q1⌐T)
⌐S2 = (⌐q1 v T) = ⌐(q1⌐T)
Условное обозначение триггера:
TT – два триггера внутри.
При реализации триггера на «или - не» берут RS триггер также построенный на «или – не» данный триггер имеет прямые значения R и S, следовательно при переходе к таблицы функций возбуждения необходимо приводить не инверсные, а прямые значения R и S.
В начальный момент времени t = 0 , следовательно разрешена перезапись из 1 триггера во второй, следовательно их значения совпадают; 0 на установленном входе ⌐R0 воздействует на оба триггера одновременно. Вначале установятся в 1 ⌐q1 и ⌐q2 , а затем q1 и q2 .
Появление t = 1 устанавливает либо ⌐S1 либо ⌐R1 в 0, в зависимости от значений ⌐q1 и q2 соответственно. Этот 0 (например) на ⌐S1 переводит в 1 ⌐q1 , а затем ⌐q1 переходит в 0. Инверсия сигнала T = 1 запрещает перезапись, устанавливаются ⌐S2 и ⌐R2 в 1 . Когда T перейдет в 0 ⌐R1 и ⌐S1 станет = 1 и запись в первый триггер будет запрещена. Одновременно разрешается перезапись из 1 триггера во 2 и второй триггер устанавливается в соответствии с 1 - подобные структуры называются двухступенчатыми или MS(Master , Slave).
