4.4.2 Двухступенчатые т-триггеры

Таблица переходов и логические уравнения Т-триггера

Триггером типа Т называется запоминающий элемент с двумя устойчивыми состояниями и одним информационным Т-входом.

Состояние Т-триггера изменяется на противоположное после каждого поступления счетного сигнала на Т-вход.

Логика функционирования асинхронного счетного триггера представлена таблицей перехо­дов (табл. 4.8) и описывается логическим уравнением

Т абл. 4.8 Q_t+1 = T_t • Q_t Т_t • Q_t (4.9)

Tt	Qt	Qt+1	Для построения асинхронного RS-триггера на элементах НЕ-И уравнение (4.9) преобразуется к виду, удобному для реализации в заданном элементном базисе: Qt+1 = T ∙ Q T ∙ Q = T ∙ Q ∙ Q∙ T ∙ Q . 4.10)
0	0	0
0	1	1
1	0	1
1	1	0

В уравнении (4.10) для исключения инверсии сигнала T используется тождество

T •Q = (T ∙ Q)•Q.

Переключение триггера определяйся совместным действием счетных сигналов "Т" и обратной связи выходов Q и .

Для исключения "гонок" в триггере сигналы обратной связи не должны изменяться во время действия счетного сигнала "Т". Задержка выходного сигнала может осуществляться линией задержки (в импульсно-потенциальной систе­ме элементов) или дополнительным триггером (в потенциальной системе элементов).

Схема одноступенчатого асинхронного Т-триггера на элементах НЕ-И с логическими связями согласно уравнению (4.10) показана на рис. 4.37.

Сигналы с выходов элементов D1 и D2 задерживаются на время t, что равно длительности счетного сигнала на Т-входе.

Рисунок 4.37 –Схема одноступенчатого Т-триггера

Надежные структуры счетных триггеров строят с использованием двухступен­чатых триггеров или триггеров с динамическим управлением по фронту сигнала С.

Двухступенчатые Т-триггеры

С хема двухступенчатого асинхронного Т-триггера на элементах НЕ-И с логиче­скими связями согласно уравнению (4.10) показана на рис. 4.38, а.

Рисунок 4.37 –Асинхронный двухступенчатый Т-триггер:

а –схема; б –временные диаграммы работы

Асинхронный Т-триггер включает в себя два синхронных RS-триггера, при этом на Т-вход основной ступени подается считаемый сигнал, а входы S и R соединены соответственно с выходами и Q вспомогательной ступени.

Пусть в начальном состоянии Q* = Q = 0.

П ри поступлении первого счетного импульса происходит совпадение лог. 1 на входе элемента D1 (Т = 1, Q = 1), а ос­новной триггер переключается в состояние "1".

После окончания входного импульса инвертор в цепи связи между ступенями разрешает перезапись информации во вспомогательный триггер (рис. 4.37, б).

После поступления второго импульса триг­гер переключается в состояние "0", то есть осуществляется сложение входных сиг­налов по модулю два.

В общем случае, в Т-триггерах с однофазным обменом ин­формацией связь между ступенями реализуется на основе трех основных способов (см. рис. 4.33).

В схеме двухступенчатого синхронного Т-триггера переключение "М-ступени происходит при совпадении считаемого импульса с синхросигналом (рис. 4.38, а).

В схеме двухступенчатого синхронного TV-триггера переключение происходит при совпадении считаемого импульса с синхросигналом при условии V = 1 (рис. 4.38, 6).

Рисунок 4.38 –Синхронные двухступенчатые счетные триггеры: а –типа Т; б –типа ТV

4.4.3 D-триггеры с динамическим управлением

Таблица переходов и логическое уравнения D-триггера

Триггером типа D называется синхронный запоминающий элемент с двумя ус­тойчивыми состояниями и одним информационным D-входом.

Закон функциониро­вания D-триггера описывается логическим уравнением:

Q_t+1 = C_t D_t

Это уравнение показывает, что после переключения состояние D-триггера по­вторяет значение сигнала на D-входе в тактовые моменты времени.

Поэтому в ли­тературе D-триггеры часто называют триггерами задержки (от Delay— задержка).

Схему D-триггера можно построить на основе синхронного RS-триггера, если сигнал по входу S одновременно подавать через инвертор на вход R (рис. 4.39, а).

Схемы D-триггера строят также на основе самостоятельного логического уравнения. Преобразуем уравнение (4.5) путем замены сигнала S на D и сигнала R на D:

Q_t+1 = C ∙S ∙C ∙R ∙Q = C ∙D ∙C ∙D ∙Q (4.11)

Схема D-триггера на элементах НЕ-И с логическими связями согласно уравне­нию (4.11) показана на рис. 4.39, б.

Рисунок 4.39 – D-триггер:

а –на основе RS-триггера; б -на элементах НЕ-И; в –временные диаграммы работы

D-триггер "следит" за изменением сигнала на D-входе во время действия син­хросигнала С и сохраняет ту информацию, которая имелась в момент его оконча­ния.

RS-триггеры таким свойством не обладают и потому они менее помехозащищенные в сравнении с D-триггерами.

Для задержки информации в D-триггере на произвольное число тактов используется разрешающий V-вход, как показано штриховой линией на рис. 4.39, б.

Если V = 1, то DV-триггер функционирует как обычный триггер задержки;

Если V = 0, то работа схемы по входам блокируется и D-триггер сохраняет предыдущую инфор­мацию.

Схема двухступенчатого однотактного DV-триггера на элементах НЕ-И с за­прещающими связями между ступенями показана на рис. 4.40.

Рисунок 4.40 –Двухступенчатый DV-триггер:

а –схема; б –временные диаграммы работы

D-триггер с динамическим управлением

Во всех синхронных триггерах со статическим управлением (по уровню) воз­можно ложное переключение в случае изменения сигналов на информационных входах во время действия синхросигнала С. Например, если в D-триггере информационный сигнал изменяет свое значение от единицы к нулю до окончания сигнала "С", то триггер может вновь переключиться из единичного в нулевое состояние. По­этому для надежной работы D-триггера требуется определенный интервал времени между фронтом синхроимпульса С и спадом сигнала на D-входе (параметр t_ВОС ).

В триггерах с динамическим управлением записью информации синхроимпульс С активен лишь на коротком интервале времени в окрестности фронта или спада. Поэтому D-триггеры с динамическим управлением обладают высокой помехоустой­чивостью.

Рисунок 4.41 –D-триггер с динамическим управлением:

а –схема; б –условное обозначение; в –временные диаграммы работы

На практике широкое распространение получили D-триггеры с прямым динамическим управлением по схеме "трех триггеров". Схема такого D-триггера с прямым динамическим управлением показана на рис. 4.41, а, а его условное графи­ческое изображение — на рис. 4.41, б.

Здесь хранение информации осуществляет основной выходной синхронный RS-триггер (элементы D5 и D6) с инверсным управлением, а прием тактового и ин­формационного сигналов и задание динамического режима работы обеспечивают два выходных коммутирующих триггера (элементы D1, D2, D3, D4).

Элемент D4 по­дает инверсное значение входного сигнала D на входы элементов D1 и D3 (рис. 4.41, в). Элемент D1 повторяет значение сигнала D.

При С = D = 1 включается элемент D2 и устанавливает основной триггер по входу S₁ в состояние "1"; одновременно блокируется работа элемента D3, в связи с чем схема уже не реагирует на изменение входного сигнала.

При С = 1, D = 0 вклю­чается элемент D3 и устанавливает основной триггер в состояние "О"; одновремен­но происходит прием новой информации элементом D4.

При С = 0 обеспечивается режим хранения записанной информации.

Время переключения триггера по С-входу t_П.T = 3t_р.

После окончания сигналов на D- и С-входах начинается этап восстановления, который характеризуется пере­ходом коммутирующих триггеров в исходное состояние за время 3t_р.

Максимальная частота переключения D-триггера с динамическим управлением определяется сум­марным временем задержек f_max = 1/(6 t_р).

На рис. 4.42 показаны схемы ряда триггеров серии КР1533:

-ТР2 — четыре RS-триггера;

-ТВ9 — два JK-триггера;

-ТВ11 — два JK-триггера с общим входом сброса и синхронизации по спаду С;

-ТМ2 — два D-триггера с динамическим управлением по фронту С.

Рисунок 4.42-Триггеры серии 1533: а –ТР2; б –ТВ9; в –ТВ11; г –ТМ2

Микросхемы указанных триггеров характеризуются следующими парамет­рами:

-Uсс = 5 В;

-Icc = 4...5 мА;

-Р_СС = 20...25 мВт;

-время переключения — 15...20 нc

КОНТРОЛЬНЫЕ ВОПРОСЫ

1. Объясните, что такое триггер JK-типа.

2. Объясните изменения состояния JK-триггера с помощью таблицы состояний.

3. Нарисуйте схему одноступенчатого JK-триггера и объясните его работу.

4. Нарисуйте схему двухступенчатого JK-триггера и объясните его работу.

5. Поясните, почему JK-триггер называют универсальным.

6. Объясните, что такое триггер Т-типа.

7. Объясните изменения состояния Т-триггера с помощью таблицы состояний.

8. Нарисуйте схему асинхронного Т-триггера и объясните его работу.

9. Нарисуйте схему двухступенчатого счетного Т-триггера и объясните его работу.

10. В чем заключаются преимущества синхронных триггеров в сравнении с асинхронными.

11. Объясните, что такое триггер D-типа.

12. Нарисуйте схему D-триггера на элементах НЕ-И и объясните его работу.

13. Нарисуйте схему двухступенчатого DV-триггера и объясните его работу.

14. Нарисуйте схему D-триггера с динамическим управлением и объясните его работу.

15. Приведите примеры триггеров серии КР 1533 или любых других серий.