- •Теоретические вопросы: Вопрос № 1 Состав электронно-вычислительных машин. Структурная схема. Назначение узлов и блоков эвм. Характеристики эвм.
- •Вопрос № 2 Интерфейсы пэвм ibm классификация интерфейсов. Дать определение шин. Охарактеризовать шины в зависимости от их назначения, разрядности и направленности.
- •Вопрос № 4 Структурная схема материнской платы пэвм «Агат». Назначение узлов и блоков. Характеристика интерфейса.
- •Встроенный интерфейс ввода-вывода
- •Назначение узлов и блоков
- •Принцип работы
- •Технические характеристики
- •Вопрос № 5 Управление вычислительным процессам в эвм. Взаимодействие устройств эвм. Характеристика машинных команд.
- •Вопрос № 6 Составить схему асинхронного триггера r-s типа. Пояснить принцип ее действия в зависимости от состояния входных сигналов. Привести условное обозначение триггера r-s типа.
- •Р исунок 3. Электрическая схема, временные диаграммы и условное графическое обозначение однотактного асинхронного триггера построенного на логических элементах и-не.
- •Вопрос № 7 Структура машинных команд эвм. Назначение составляющих машинных команд. Характеристика одноадресных и двухадресных команд. Алгоритм работы процессора при их обработке.
- •Вопрос № 8 Рассказать о системах счисления. Дать определение основания систем счисления. Правила перевода из одной системы счисления в другую. Перечислить достоинства и недостатки.
- •Вопрос № 9 Адресация информации и обработка адресов в эвм. Непосредственная, прямая регистровая, косвенная, индексная, относительная, адресация.
- •Вопрос №15. Устройство управления эвм. Структурная схема. Назначение узлов.
- •Вопрос №19. Арифметико-логическое устройство эвм. Обобщенная структурная схема алу. Классификация алу.
- •Вопрос №21. Операционный блок для сложения и вычитания двоичных чисел с фиксированной точкой. Назначение узлов и блоков. Алгоритм выполнения операций сложения и вычитания.
- •Вопрос №22. Оперативные запоминающие устройства на основе интегральных схем. Условное обозначение и структурная схема зу, организация поиска информации.
- •Вопрос №23. Операционный блок для умножения двоичных чисел с фиксированной точкой. Назначение узлов и блоков. Алгоритм выполнения операции умножения.
- •Вопрос №24. Структурная схема материнской платы ibm pc. Назначение узлов и блоков, принцип действия.
- •Вопрос №25. Операционный блок для деления двоичных чисел с фиксированной точкой без восстановления остатка. Назначение узлов и блоков. Алгоритм выполнения операции деления.
- •Вопрос №26. Схема управления режимами работы в пэвм «Агат». Назначение узлов и блоков, схемы, принцип действия.
- •Вопрос №27. Операционный блок для деления двоичных чисел с фиксированной точкой с восстановлением остатка. Назначение узлов и блоков. Алгоритм выполнения операции деления.
- •Вопрос №28. Статическая и динамическая память. Основное назначение сверхоперативного запоминающего устройства и кэш памяти. Характеристика кэш памяти.
- •Вопрос №29. Операционный блок десятичного сумматора. Структурная схема. Назначение узлов и блоков. Последовательность микроопераций при выполнении схемой алгоритма сложения и вычитания чисел.
- •Вопрос №30. Система прерываний микропроцессора. Алгоритм работы микропроцессора при обработки сигналов маскируемого и немаскируемого прерываний.
- •Вопрос №31. Структура операционных блоков для операций над двоичными числами с плавающей точкой. Структурная схема операционного блока выравнивания порядков двоичных чисел с плавающей точкой.
- •Вопрос №32. Микропроцессоры. Адресация и структура команд. Назначение регистров общего назначения и специальных регистров.
- •Вопрос№33. Дополнительный код положительных и отрицательных чисел. С какой целью он используется в эвм. Представление чисел в эвм с фиксированной точкой и плавающей точкой.
- •Вопрос№34. Архитектура современных пэвм. Логическая структура. Назначение узлов и блоков. Характеристика внутреннего и внешнего интерфейса.
- •Вопрос№35. Взаимодействие процессора и запоминающего устройства в процессе выполнения программы. Рассмотреть различные варианты машинных команд
- •Вопрос№37 Персональная эвм. Логическая структура. Назначение узлов и блоков. Характеристика внутреннего и внешнего интерфейса.
- •Вопрос №38. Правила перевода целых и дробных чисел из 10-й системы счисления в 2-ю, 8-ю, 16-ю и из 2-й, 8-й, 16-й в 10-ю систему счисления.
- •Вопрос №39. Поколения эвм. Идентичность и различие эвм всех поколений. Основные характеристики и особенности каждого поколения.
- •Вопрос№40. Распределение адресного пространства пэвм «агат» по функциональному назначению. Алгоритм работы процессора после включения питания.
- •Вопрос№42. Схемное и микропрограммное управление по эвм. Характеристики, достоинства и недостатки схемного и микропрограммного управления.
- •Вопрос№48. Архитектура процессоров, разработанных с использованием суперскалярной технологии. Алгоритм выполнения процессором двух команд одновреммено.
Вопрос №23. Операционный блок для умножения двоичных чисел с фиксированной точкой. Назначение узлов и блоков. Алгоритм выполнения операции умножения.
SM
Рг Х
Рг X
БРг SM
ТгП
Рг SM
Рг Z
Рассмотрим операцию умножения на примере:
Допустим, надо умножить число 101 на число 101. Число 101 записывается в Рг Х (регистр Х), а число 101 – в Рг Y. В БРг SM, Рг SM, Рг Z и в триггере переполнения (ТгП) находятся нули. Младший разряд числа из Рг Y поступает в УУ, т.к. это единица, то производится сложение содержимого регистра Х с содержимым буферного регистра сумматора, результат записывается в регистр сумматора. Далее производится сдвиг содержимого регистра Y, регистра сумматора и регистра Z в сторону младших разрядов. На место старшего разряда в регистр Y поступает ноль из устройства управления, на место старшего разряда регистра сумматора поступает число, находящееся в триггере переполнения (в данном случае ноль), а на место старшего разряда регистра Z поступает вытесненный разряд из регистра сумматора (в данном случае поступает 1). После выполнения сдвига в устройство управления опять поступает младший разряд из регистра Y. На этот раз это ноль. Т.к. это ноль, то производится только сдвиг (аналогично описанному выше). Далее снова поступает младший разряд из регистра Y. Теперь это единица. Производится сложение и сдвиг, как и в начале.
Можно упростить схему, соединив вместе регистр сумматора и буферный регистр сумматора, а так же регистр Y и регистр Z.
Вопрос №24. Структурная схема материнской платы ibm pc. Назначение узлов и блоков, принцип действия.
Пояснения к рисунку.
CPU - центральный процессор.
FSB - интерфейс центрального процессора.
Слот AGP4X - слот подключения внешнего графического адаптера, (графический порт).
Memory Controller Hub - контроллер оперативной памяти и графического порта.
RDRAM - оперативная память,
Isochronous Hub Link - интерфейс ввода - вывода.
I/O Coutroller Hub - контроллер (процессор) ввода - вывода.
Порт USB - последовательный универсальный порт для внешних устройств.
Порт IDE - порт для подключения жестких дисков.
Слот PCI - слоты подключения к контроллеру внешних устройств.
Слот AMR - звуковой выход.
Super I/O - контроллер портов ввода - вывода.
Firmware Hub - постоянная перезаписываемая память системного и видео BIOS.
USB, IDE, LPC, PCI - интерфейсы и соответствующие им протоколы обмена,
PCI (Peripheral Component Interconnect) – соединение внешних компонентов. Разъем шины PCI имеет 84 контакта, состоит из 2 следующих подряд секций. Имеется поперечная перегородка (ключ) для предотвращения неправильной установки карт. Все слоты PCI на материнской плате сгруппированы в сегменты, число разъемов в сегменте ограничено четырьмя. В настоящее время PCI является самым распространенным интерфейсом. С его помощью подключают к материнской плате устройства расширения: звуковые карты, контроллеры SCSI, модемы, сетевые карты и прочие компоненты.
AGP (Accelerated Graphics Port – ускоренный графический порт) –шина для передачи видеоданных. Главное преимущество – высокая пропускная способность. Интерфейс AGP обеспечивает прямое соединение между графической подсистемой и оперативной памятью. Через AGP возможно подключение единственного типа устройств – графических плат.
IDE (Integrated Drive Electronics) – электроника, интегрированная в накопитель. Используется для подключения винчестеров.
USB – последовательный интерфейс. Вытеснил порты, связанные с архитектурой шины ISA: COM- и LPT-порты, интерфейс подключения FDD.