- •Теоретические вопросы: Вопрос № 1 Состав электронно-вычислительных машин. Структурная схема. Назначение узлов и блоков эвм. Характеристики эвм.
- •Вопрос № 2 Интерфейсы пэвм ibm классификация интерфейсов. Дать определение шин. Охарактеризовать шины в зависимости от их назначения, разрядности и направленности.
- •Вопрос № 4 Структурная схема материнской платы пэвм «Агат». Назначение узлов и блоков. Характеристика интерфейса.
- •Встроенный интерфейс ввода-вывода
- •Назначение узлов и блоков
- •Принцип работы
- •Технические характеристики
- •Вопрос № 5 Управление вычислительным процессам в эвм. Взаимодействие устройств эвм. Характеристика машинных команд.
- •Вопрос № 6 Составить схему асинхронного триггера r-s типа. Пояснить принцип ее действия в зависимости от состояния входных сигналов. Привести условное обозначение триггера r-s типа.
- •Р исунок 3. Электрическая схема, временные диаграммы и условное графическое обозначение однотактного асинхронного триггера построенного на логических элементах и-не.
- •Вопрос № 7 Структура машинных команд эвм. Назначение составляющих машинных команд. Характеристика одноадресных и двухадресных команд. Алгоритм работы процессора при их обработке.
- •Вопрос № 8 Рассказать о системах счисления. Дать определение основания систем счисления. Правила перевода из одной системы счисления в другую. Перечислить достоинства и недостатки.
- •Вопрос № 9 Адресация информации и обработка адресов в эвм. Непосредственная, прямая регистровая, косвенная, индексная, относительная, адресация.
- •Вопрос №15. Устройство управления эвм. Структурная схема. Назначение узлов.
- •Вопрос №19. Арифметико-логическое устройство эвм. Обобщенная структурная схема алу. Классификация алу.
- •Вопрос №21. Операционный блок для сложения и вычитания двоичных чисел с фиксированной точкой. Назначение узлов и блоков. Алгоритм выполнения операций сложения и вычитания.
- •Вопрос №22. Оперативные запоминающие устройства на основе интегральных схем. Условное обозначение и структурная схема зу, организация поиска информации.
- •Вопрос №23. Операционный блок для умножения двоичных чисел с фиксированной точкой. Назначение узлов и блоков. Алгоритм выполнения операции умножения.
- •Вопрос №24. Структурная схема материнской платы ibm pc. Назначение узлов и блоков, принцип действия.
- •Вопрос №25. Операционный блок для деления двоичных чисел с фиксированной точкой без восстановления остатка. Назначение узлов и блоков. Алгоритм выполнения операции деления.
- •Вопрос №26. Схема управления режимами работы в пэвм «Агат». Назначение узлов и блоков, схемы, принцип действия.
- •Вопрос №27. Операционный блок для деления двоичных чисел с фиксированной точкой с восстановлением остатка. Назначение узлов и блоков. Алгоритм выполнения операции деления.
- •Вопрос №28. Статическая и динамическая память. Основное назначение сверхоперативного запоминающего устройства и кэш памяти. Характеристика кэш памяти.
- •Вопрос №29. Операционный блок десятичного сумматора. Структурная схема. Назначение узлов и блоков. Последовательность микроопераций при выполнении схемой алгоритма сложения и вычитания чисел.
- •Вопрос №30. Система прерываний микропроцессора. Алгоритм работы микропроцессора при обработки сигналов маскируемого и немаскируемого прерываний.
- •Вопрос №31. Структура операционных блоков для операций над двоичными числами с плавающей точкой. Структурная схема операционного блока выравнивания порядков двоичных чисел с плавающей точкой.
- •Вопрос №32. Микропроцессоры. Адресация и структура команд. Назначение регистров общего назначения и специальных регистров.
- •Вопрос№33. Дополнительный код положительных и отрицательных чисел. С какой целью он используется в эвм. Представление чисел в эвм с фиксированной точкой и плавающей точкой.
- •Вопрос№34. Архитектура современных пэвм. Логическая структура. Назначение узлов и блоков. Характеристика внутреннего и внешнего интерфейса.
- •Вопрос№35. Взаимодействие процессора и запоминающего устройства в процессе выполнения программы. Рассмотреть различные варианты машинных команд
- •Вопрос№37 Персональная эвм. Логическая структура. Назначение узлов и блоков. Характеристика внутреннего и внешнего интерфейса.
- •Вопрос №38. Правила перевода целых и дробных чисел из 10-й системы счисления в 2-ю, 8-ю, 16-ю и из 2-й, 8-й, 16-й в 10-ю систему счисления.
- •Вопрос №39. Поколения эвм. Идентичность и различие эвм всех поколений. Основные характеристики и особенности каждого поколения.
- •Вопрос№40. Распределение адресного пространства пэвм «агат» по функциональному назначению. Алгоритм работы процессора после включения питания.
- •Вопрос№42. Схемное и микропрограммное управление по эвм. Характеристики, достоинства и недостатки схемного и микропрограммного управления.
- •Вопрос№48. Архитектура процессоров, разработанных с использованием суперскалярной технологии. Алгоритм выполнения процессором двух команд одновреммено.
Вопрос № 9 Адресация информации и обработка адресов в эвм. Непосредственная, прямая регистровая, косвенная, индексная, относительная, адресация.
Различные ЭВМ имеют разное количество способов адресации. Рассмотрим самые простые способы адресации:
Прямая регистровая
При такой адресации в адресной части команды записан адрес регистра внутренней памяти, где хранится нужная нам информация.
Прямая
При прямой адресации в адресной части команды записан адрес ячейки оперативной памяти, где хранится нужная нам информация.
Непосредственная
При таком способе адресации в адресной части записана непосредственно нужная нам информация.
Косвенно-регистровая
При такой адресации в адресной части команды записывается адрес регистра внутренней памяти, в котором находится адрес регистра внутренней памяти, в котором находится операнд или какая-то информация.
Косвенная к ОЗУ
При косвенной адресации к ОЗУ в адресной части команды записан адрес регистра внутренней памяти, в котором записан адрес ячейки оперативной памяти, в которой находится какая-то информация.
Относительная
Самым сложным из представленных способов является способ относительной адресации. При данном способе адресации мы имеем некоторого объёма виртуальную память, которая является частью оперативной памяти. Наша виртуальная память «начинается» не обязательно с нулевой ячейки, она может располагаться в любом месте ОП. В нулевой ячейке нашей виртуальной памяти находится адрес (БАЗА). БАЗА (базовый регистр) – это адрес нулевой ячейки виртуальной памяти в оперативной. Чтобы найти нужную ячейку виртуальной памяти нужно следовать этой формуле: (А)=(Б)+D, где (А) – адрес исполнительной ячейки (там находится операнд), (Б) – адрес базового регистра, D – смещение (на сколько ячеек нужно сместиться в виртуальной памяти, чтобы найти (А)).
Вопрос № 10
Дать определение операций логического умножения, логического сложения, операции Пирса, операции Шеффера. Привести условное обозначение логических элементов и примеры их использования при построении узлов ЭВМ.
Дизъюнкция (логическое сложение), (ИЛИ). Функция истинна, если истинна хотя бы одна из переменных. Данная функция реализуется логическим элементом, называемым дизъюнктором. Дизъюнктор может иметь два и более (до восьми) входов.
X |
Y |
F |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
К онъюнкция (логическое умножение), (И). Функция истинна только в том случае, когда все переменные истинны. Эта функция реализуется логическим элементом, который называется конъюнктором. Конъюнктор имеет два и более входов.
-
X
Y
F
0
0
0
0
1
0
1
0
0
1
1
1
Отрицание конъюнкции, (И-НЕ). Функция ложна тогда, когда все переменные истинны. Эта функция называется И-НЕ и реализуется элементом Шеффера (элементом И-НЕ). Элемент Шеффера может иметь два и более входов. Количество входов указывается в обозначении логического элемента, например, 2И-НЕ; 4И-НЕ; 8И-НЕ.
Х |
Y |
F |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
Отрицание дизъюнкции. Функция ложна тогда, когда хотя бы одна из переменных истинна. Такая функция реализуется логическим элементом, который называется элементом Пирса (элементом ИЛИ-НЕ). Элемент Пирса может иметь два и более входов.
-
X
Y
F
0
0
1
0
1
0
1
0
0
1
1
0
Логические элементы, как простые, так и сложные, используются для построения более сложных функциональных узлов и логических схем. При этом выделяются три основных базиса (набора логических элементов), позволяющих построить любую сколь угодно сложную схему, реализующую любую сколь угодно сложную логическую или арифметическую функцию. Первый (основной) базис логических элементов – И, ИЛИ, НЕ, т.е. содержащий элементы: конъюнктор, дизъюнктор и инвертор. Второй базис – И-НЕ, в который входят элементы Шеффера. Третий базис – ИЛИ-НЕ, содержащий элементы Пирса.
Дешифраторы строятся на элементах И, имеющих такое количество входов сколько и информационных входов дешифратора. (Рисунок 8)
Однотактные асинхронные триггеры строятся на логических элементах, имеющих не менее двух входов и инвертирующих выходной сигнал. Следовательно, для построения триггера пригодны элементы Шеффера (элементы И-НЕ) и элементы Пирса (элементы ИЛИ-НЕ). (Рисунок 7)
Вопрос №11. Схемное управление в ЭВМ. Синхронный и асинхронный принцип схемного управления. Схема синхронизации. Формирование тактовых сигналов схемой синхронизации.
Схемное управление—управление, при котором для выполнения любой операции последовательность управляющих сигналов задаётся логическими схемами. Различают местное, центральное и смешанное схемное управление.
В процессорах с центральным управлением длительность рабочего цикла такая, что за время между двумя управляющими сигналами выполнялась самая длинная операция в процессоре. Такие процессоры называются синхронными. В таких процессорах при выполнении коротких операций происходит потеря машинного времени, связанная с непроизводительными простоями процессора. Однако структура процессора отличается простотой, экономичностью и удобна в эксплуатации.
В процессорах с местным управлением вычислительным процессом управление производится так, что каждая операция выполняется после предыдущей операции. Процессоры с переменной длительностью рабочего цикла называются асинхронными. В асинхронных процессорах основные исполнительные устройства имеют местные(автономные) блоки управления, что резко повышает быстродействие таких процессоров, так как отсутствует простой между реальными циклами выполнения команд. Основной недостаток асинхронных процессоров—их сложность.
Блок синхронизации обеспечивает жёсткую синхронизацию работы всех блоков и устройств процессора. Ниже на схеме—упрощённая схема блока синхронизации, включающая в себя: генератор G, формирующий синхронизирующие импульсы, которые используются для формирования тактовых импульсов счётчиком CT2; дешифратора DC, распределяющего во времени тактовые импульсы.
Вопрос №12. Дать определение мультиплексора в зависимости от его назначения. Составить схему мультиплексора на логических элементах и пояснить принцип её действия. Привести условное обозначение мультиплексора на электрических схемах.
Мультиплексоры—это узлы, преобразующие параллельные цифровые коды в последовательные. Они имеют несколько информационных и адресных входов, вход для подачи синхронизирующего сигнала и один выход. Каждому из информационных входов мультиплексора присваивается номер, называемый адресом. При подаче синхронизирующего сигнала мультиплексор подключает один из входов, адрес которого задаётся двоичным кодом на адресных входах, к выходу. Таким образом, подавая на адресные входы адреса информационных входов, можно передавать параллельные коды с этих входов на выход в последовательном коде.
Мультиплексор является логическим переключателем. Он имеет один выход и несколько (2 n) входов. Выбор входа, который соединяется с выходом, осуществляется специальными сигналами, называемыми адресными. Количество адресных входов - n. Мультиплексор, как правило, синхронный, т.е. входной сигнал передается на выход только при активном уровне сигнала синхронизации (управления).
С
1
2
3
4
У словное обозначение мультиплексора, где: D0, D1, D2, D3—информационные входы, A0, A1—адресные входы, С—вход синхронизации.
Вопрос №13. Микропрограммное управление в ЭВМ. Схема микропрограммного управления. Назначение узлов и блоков. Достоинства микропрограммного управления.
Микропрограммное управление основано на замене управляющих логических схем специальной программой, хранящейся в ПЗУ. При таком управлении каждая команда разделяется на ряд элементарных этапов, называемых микрооперациями. Последовательность микрокоманд, выполняющих одну операцию, представляет собой микропрограмму. Для синхронизации различных этапов операции используется понятие машинный такт, определяющий интервал времени, в течение которого выполняется одна или одновременно несколько микроопераций.
В схему микропрограммного управления входят: память микропрограмм, состоящая из управляющей Y и адресной A матриц; регистра адреса микрокоманд РгА; дешифратора адреса микрокоманды DCA. Управляющая матрица Y вырабатывает микрокоманды в виде управляющих сигналов (УС) на шинах управления Y1, Y2, …, Ym. Адресная матрица A определяет последовательность выборки микрокоманд : на вертикальных шинах Х1, Х2,…, Хk матрицы А устанавливается определённый адрес микрокоманды, передаваемый в РгА. В момент поступления синхроимпульса дешифратор DCA в соответствии с кодом в РгА активирует одну из горизонтальных шин. Эта шина в свою очередь активирует отмеченные точками вертикальные шины управления матрицы Y, задавая таким образом набор операций, выполняемых в данном такте (На схеме точками обозначены соединения между горизонтальными и вертикальными шинами). Также эта активированная горизонтальная шина активирует соответствующие шины матрицы А, устанавливая в РгА
Номер микрокоманды, которая должна выполниться в следующем машинном такте.
Триггер ТгУ реализует микропрограммный условный переход. Если проверочное условие
выполняется, то ТгУ активирует связанную с ним горизонтальную шину матрицы А и в РгА записывается номер следующей микрокоманды.
Достоинство микропрограммного способа управления в том, что для изменения вида операции нет необходимости в переделки сложных электронных схем, как в ЭВМ со схемным управлением, а следует изменить только микропрограмму. Это даёт возможность использовать в одной ЭВМ программы, составленные для другой.
Вопрос №14. Дать определение счётчика импульсов. Нарисовать схему трёхразрядного двоичного счётчика импульсов и пояснить принцип её действия. Привести условное обозначение счётчика импульсов на электрических схемах.
Счетчик – это функциональный узел, осуществляющий счет импульсов и хранение кода числа подсчитанных импульсов. Свойства счетчика характеризуется коэффициентом пересчета (Ксч) – величиной указывающей количество его устойчивых состояний.
Другими параметрами счетчика являются: разрешающая способность, максимальное быстродействие и информационная емкость.
Перед началом счёта сигналом Уст. 0 счётчик устанавливается в состояние 000. На временной диаграмме счётчика видно, что после прихода 7-го входного сигнала на вход Т0 показание счётчика будет 111. при поступлении 8-го входного сигнала Т0 счётчик переходит в исходное состояние 000. При этом на выходе счётчика Q2 в результате перехода триггера ТТ2 в состояние 0 возникает сигнал переноса, который называют сигналом переполнения счётчика.
Условное обозначение счётчика импульсов на электрических схемах.