- •Теоретические вопросы: Вопрос № 1 Состав электронно-вычислительных машин. Структурная схема. Назначение узлов и блоков эвм. Характеристики эвм.
- •Вопрос № 2 Интерфейсы пэвм ibm классификация интерфейсов. Дать определение шин. Охарактеризовать шины в зависимости от их назначения, разрядности и направленности.
- •Вопрос № 4 Структурная схема материнской платы пэвм «Агат». Назначение узлов и блоков. Характеристика интерфейса.
- •Встроенный интерфейс ввода-вывода
- •Назначение узлов и блоков
- •Принцип работы
- •Технические характеристики
- •Вопрос № 5 Управление вычислительным процессам в эвм. Взаимодействие устройств эвм. Характеристика машинных команд.
- •Вопрос № 6 Составить схему асинхронного триггера r-s типа. Пояснить принцип ее действия в зависимости от состояния входных сигналов. Привести условное обозначение триггера r-s типа.
- •Р исунок 3. Электрическая схема, временные диаграммы и условное графическое обозначение однотактного асинхронного триггера построенного на логических элементах и-не.
- •Вопрос № 7 Структура машинных команд эвм. Назначение составляющих машинных команд. Характеристика одноадресных и двухадресных команд. Алгоритм работы процессора при их обработке.
- •Вопрос № 8 Рассказать о системах счисления. Дать определение основания систем счисления. Правила перевода из одной системы счисления в другую. Перечислить достоинства и недостатки.
- •Вопрос № 9 Адресация информации и обработка адресов в эвм. Непосредственная, прямая регистровая, косвенная, индексная, относительная, адресация.
- •Вопрос №15. Устройство управления эвм. Структурная схема. Назначение узлов.
- •Вопрос №19. Арифметико-логическое устройство эвм. Обобщенная структурная схема алу. Классификация алу.
- •Вопрос №21. Операционный блок для сложения и вычитания двоичных чисел с фиксированной точкой. Назначение узлов и блоков. Алгоритм выполнения операций сложения и вычитания.
- •Вопрос №22. Оперативные запоминающие устройства на основе интегральных схем. Условное обозначение и структурная схема зу, организация поиска информации.
- •Вопрос №23. Операционный блок для умножения двоичных чисел с фиксированной точкой. Назначение узлов и блоков. Алгоритм выполнения операции умножения.
- •Вопрос №24. Структурная схема материнской платы ibm pc. Назначение узлов и блоков, принцип действия.
- •Вопрос №25. Операционный блок для деления двоичных чисел с фиксированной точкой без восстановления остатка. Назначение узлов и блоков. Алгоритм выполнения операции деления.
- •Вопрос №26. Схема управления режимами работы в пэвм «Агат». Назначение узлов и блоков, схемы, принцип действия.
- •Вопрос №27. Операционный блок для деления двоичных чисел с фиксированной точкой с восстановлением остатка. Назначение узлов и блоков. Алгоритм выполнения операции деления.
- •Вопрос №28. Статическая и динамическая память. Основное назначение сверхоперативного запоминающего устройства и кэш памяти. Характеристика кэш памяти.
- •Вопрос №29. Операционный блок десятичного сумматора. Структурная схема. Назначение узлов и блоков. Последовательность микроопераций при выполнении схемой алгоритма сложения и вычитания чисел.
- •Вопрос №30. Система прерываний микропроцессора. Алгоритм работы микропроцессора при обработки сигналов маскируемого и немаскируемого прерываний.
- •Вопрос №31. Структура операционных блоков для операций над двоичными числами с плавающей точкой. Структурная схема операционного блока выравнивания порядков двоичных чисел с плавающей точкой.
- •Вопрос №32. Микропроцессоры. Адресация и структура команд. Назначение регистров общего назначения и специальных регистров.
- •Вопрос№33. Дополнительный код положительных и отрицательных чисел. С какой целью он используется в эвм. Представление чисел в эвм с фиксированной точкой и плавающей точкой.
- •Вопрос№34. Архитектура современных пэвм. Логическая структура. Назначение узлов и блоков. Характеристика внутреннего и внешнего интерфейса.
- •Вопрос№35. Взаимодействие процессора и запоминающего устройства в процессе выполнения программы. Рассмотреть различные варианты машинных команд
- •Вопрос№37 Персональная эвм. Логическая структура. Назначение узлов и блоков. Характеристика внутреннего и внешнего интерфейса.
- •Вопрос №38. Правила перевода целых и дробных чисел из 10-й системы счисления в 2-ю, 8-ю, 16-ю и из 2-й, 8-й, 16-й в 10-ю систему счисления.
- •Вопрос №39. Поколения эвм. Идентичность и различие эвм всех поколений. Основные характеристики и особенности каждого поколения.
- •Вопрос№40. Распределение адресного пространства пэвм «агат» по функциональному назначению. Алгоритм работы процессора после включения питания.
- •Вопрос№42. Схемное и микропрограммное управление по эвм. Характеристики, достоинства и недостатки схемного и микропрограммного управления.
- •Вопрос№48. Архитектура процессоров, разработанных с использованием суперскалярной технологии. Алгоритм выполнения процессором двух команд одновреммено.
Вопрос № 6 Составить схему асинхронного триггера r-s типа. Пояснить принцип ее действия в зависимости от состояния входных сигналов. Привести условное обозначение триггера r-s типа.
Однотактные асинхронные триггеры строятся на логических элементах, имеющих не менее двух входов и инвертирующий выходной сигнал. Следовательно, для построения триггера пригодны элементы Шеффера (элементы И-НЕ) и элементы Пирса (элементы ИЛИ-НЕ). Схема строится так, что выход одного логического элемента соединяется с входом другого, а выход второго – с входом первого. В результате получается симметричная схема. Один из выходов ее обозначается как прямой, а другой – инверсный. Для того чтобы определить какой вход прямой, а какой инверсный, необходимо проанализировать работу схемы.
Поскольку базовым элементом транзисторно-транзисторной логики (ТТЛ) является элемент Шеффера, рассмотрим схему триггера на таких логических элементах. (Рис. 2).
При включении питания триггер может установиться в произвольное (нулевое или единичное) состояние, что зависит от особенностей и разброса параметров элементов, на которых построен триггер. Управление триггером осуществляется сигналами, подаваемыми на его входы. Простейший триггер имеет два входа S и R, которые являются информационными. Поскольку триггер может менять свое состояние только при изменение информационных сигналов, то он называется асинхронным.
Работа триггера иллюстрируется таблицей переключений и временными диаграммами:
Qt |
R |
S |
Qt+1 |
Не Q |
Режим работы триггера |
0 |
1 |
1 |
0 |
1 |
Хранение нуля |
0 |
1 |
0 |
1 |
0 |
Установка единицы |
1 |
1 |
0 |
1 |
0 |
Подтверждение единицы |
1 |
1 |
1 |
1 |
0 |
Хранение единицы |
1 |
0 |
1 |
0 |
1 |
Установка нуля |
0 |
0 |
1 |
0 |
1 |
Подтверждение нуля |
0 |
0 |
0 |
1 |
1 |
Установка в неопределенное состояние |
Х |
0 |
0 |
1 |
1 |
Запрещенный режим (неопределенное состояние) |
Р исунок 3. Электрическая схема, временные диаграммы и условное графическое обозначение однотактного асинхронного триггера построенного на логических элементах и-не.
Режимы работы триггера: 1 – хранение нуля, 2 – установка в единицу, 3 – подтверждение единицы, 4 – хранение единицы, 5 – установка нуля, 6 – подтверждение нуля, 7 – установка в неопределенное состояние, 8 – запрещенный режим, 9 – установка в единичное состояние, 10 – подтверждение единицы.
Входы триггеров могут быть как прямыми, так и инверсными в зависимости от того, на каких элементах он построен.
Если триггер устанавливается в неопределенное состояние при низких уровнях сигналов на входах R и S , то входы его инверсные. Инверсные информационные входы имеет асинхронный триггер, построенный на элементах Шеффера.
В том случае, когда триггер строится на элементах Пирса, его входы получаются прямыми и, следовательно, триггер переходит в неопределенное состояние при высоких уровнях информационных сигналов.