Вопрос№35. Взаимодействие процессора и запоминающего устройства в процессе выполнения программы. Рассмотреть различные варианты машинных команд

Простейшее взаимодействие МП и ОП, во время работы одного из этих компонентов, другой в состоянии ожидания.

Рассмотрим простейшую команду: mov a,1.

Команда в машинном коде	Команда на языке ассемблер	Описание
C705	Mov	Кодом операции для данной команды является считывание порции инф-ции из одного места и перезаписывание ее в другое
		Код C705 сообщает процессору, что размер пересылаемой порции данных 4 байта.
42011571	A	Место назначения для операции перемещения - это ячейка ОП, адрес, которой обозначается буквой a.
01000000	1	Записываемый операнд хранится в самой команде и закодирован 4 байтами

Рис. 1

На рисунке 1 представлено простейшее взаимодействие МП и ОП. Рассмотрим ее по тактам:

1. процессор дает ОП адрес команды и памяти посылается управляющий сигнал, на чтение.

2. Оп выдает запрашиваемую инф.(C705),

3. Расшифровка кода операции.

4. Выдача в ОП адреса следующей части команды.

5. Оп выдает(42011571).

6. Запрос последней части команды (выдача в ОП последней части команды(01000000)).

7. ОП выдает(01000000).

8. Выдача ОП адреса (42011571).

9. Запись операнда (01000000) по адресу (42011571).

Рассмотрим суперскалярную технологию взаимодействия МП и ОП.

Суперскалярная технология позволяет процессору выполнять операции одновременно, что достигается несколькими совместно работающими устройствами в процессоре.

Рассмотрим две одновременно выполняющиеся команды A и B.

1 команда (А)- С705, 42011571, 01000000.

mov a, 1

2 команда (В)- С705. 88964012, 32000000

mov b, 1

Рис. 2

На Рис.2 представлена суперскалярная технология взаимодействия МП и ОП рассмотрим ее по тактам:

1. Считывание операционной части команды А (выдача на шину адреса, адреса первой части команды А).

2. ОП выдает запрашиваемую информацию (С705).

3. Считывание операционной части команды В.

4. Оп выдает запрашиваемую информацию (С705).

5. Расшифровка кода операции команды А.

6. Запрос второй части, команды А.

7. Расшифровка кода операции команды В.

8. ОП выдает (42011571).

9. Запрос второй части, команды В.

10. Оп выдает (88964012).

11. Запрос последней части команды А

12. ОП выдает (01000000).

13. Запрос последней части команды В.

14. Оп выдает (32000000).

15. Выдача ОП адреса (42011571).

16. Запись операнда (01000000) по адресу (42011571).

17. Выдача ОП адреса (88964012).

18. Запись операнда (32000000) по адресу (88964012).

Вопрос №36, Дать определение сумматора в зависимости от его назначения. Нарисовать схему полного четырехразрядного сумматора и пояснить принцип ее действий. Построить схему сумматора на логических элементах.

Сумматором называется функциональный узел, выполняющий операцию арифметического сложения двух двоичных чисел. Простейшим является одноразрядный неполный сумматор, который называется полусумматором. Он имеет два входа, на которые подаются электрические сигналы (уровни напряжения), соответствующие значениям данных разрядов (ai, bi) суммируемых чисел. Выходов у полусумматора тоже два. На одном выдается результат суммы (Si), а на другом – результат переноса из данного разряда в следующий (Pi+1) (Рис. 28).

Рис. 28. Электрическая схема полусумматора и его условное графическое обозначение.

Поскольку у полусумматора только два входа, то его нельзя применять в случае, когда возникает перенос из младшего разряда в данный, т.к. нет входа, на который можно подать сигнал переноса. В большинстве случаев применяется полный одноразрядный сумматор, имеющий три входа (ai, bi, pi) и два выхода (Si и Pi+1). Полный сумматор строится на полусумматорах с применением логических элементов. (Рис. 29). Следует обратить внимание на то, что все три входа сумматора равнозначны, т.е. не имеет значение на какой вход подавать сигнал переноса, а на какие – разряды чисел.

Рис. 29. Электрическая схема полного одноразрядного сумматора и его условное графическое обозначение

Для сложения многоразрядных двоичных чисел применяются многоразрядные сумматоры, которые строятся на одноразрядных, причем выход переноса сумматора младшего разряда соединяется со входом сумматора старшего разряда. Многоразрядные сумматоры применяются для построения арифметико-логических устройств процессоров и сопроцессоров.

Рис. 30. Электрическая схема многоразрядного (четырехразрядного) сумматора и его условное графическое обозначение.