- •Математическое моделирование цифровых электронных устройств в сапр micro-cap 8.0
- •Математическое моделирование цифровых электронных устройств в сапр micro-cap 8.0
- •Содержание
- •Основные сведения о сапр Micro-Cap 8.0
- •1.1Возможности сапр Micro-Cap 8.0
- •1.2Особенности сапр Micro-Cap 8.0
- •1.3Назначение функциональных клавиш
- •Моделирование смешанных аналого-цифровых устройств
- •Основные понятия
- •Устройства интерфейса
- •Аналого-цифровой интерфейс
- •Цифро-аналоговый интерфейс
- •Модель вход/выход
- •Устройства питания
- •Генераторы цифровых сигналов
- •Цифровые компоненты
- •Триггеры
- •Прочие устройства
- •Функциональное описание цифровых устройств
- •Логические выражения
- •Задание задержек распространения
- •Контроль временных соотношений
- •Общие методические рекомендации по выполнению моделирования
- •Моделирование цифровых устройств
- •Лабораторная работа №1. Система схемотехнического моделирования электронных устройств Micro-Cap 8.0
- •Лабораторная работа №2. Временные параметры и характеристики цифровых микросхем
- •Лабораторная работа №3. Триггеры
- •Лабораторная работа №5. Сумматоры и вычитатели
- •Лабораторная работа №6. Счетчики
- •7.7 Лабораторная работа №7. Делители с произвольным постоянным коэффициентом деления
- •Лабораторная работа №8. Регистры
- •Список рекомендованной литературы
7.7 Лабораторная работа №7. Делители с произвольным постоянным коэффициентом деления
Цель работы: изучить временные диаграммы работы делителей с произвольным постоянным коэффициентом деления (ДПКД), построенных по различным схемам.
Порядок выполнения работы
1) Изучите до начала выполнения лабораторной работы методики синтеза ДПКД.
2) Синтезируйте схему ДПКД с учетом установленного варианта задания по таблице 7.11.
Таблица 7.11 — Варианты заданий
№ варианта |
Коэффициент деления |
Базовая микросхема |
1 |
9 |
K555IE5 |
2 |
7 |
K555IE2 |
3 |
6 |
K555IE4 |
4 |
5 |
K555IE4 |
5 |
9 |
K555IE2 |
6 |
7 |
K555IE6 |
7 |
6 |
K555IE5 |
8 |
5 |
K555IE7 |
9 |
9 |
K555IE5 |
10 |
7 |
K555IE2 |
11 |
6 |
K555IE4 |
12 |
5 |
K555IE5 |
Примечание. Допускается дополнительно использовать любые типы логических микросхем |
На рисунке 7.28 приведена схема проверки делителя на 7, реализованного на базе стандартного счетчика K555IE4.
Рисунок 7.28 — Схема исследования делителя на 7
3) Исследуйте в подрежиме Run/Transient режимы работы синтезированного делителя.
На рисунке 7.29 в качестве примера приведены временные диаграммы работы делителя на 7.
Рисунок 7.29 — Временные диаграммы работы делителя на 7
4) Синтезируйте две схемы ДПКД на микросхемах средней степени интеграции с учетом требований, приведенных в таблице 7.12.
Таблица 7.12 — Варианты заданий
Номер варианта |
Методы построения делителя |
Коэффициент деления |
Базовая микросхема |
1 |
1,4 |
6 |
K555TM2 |
2 |
2,4 |
7 |
K555TV1 |
3 |
3,4 |
5 |
K555TV15 |
4 |
1,4 |
6 |
K555TV6 |
5 |
2,4 |
7 |
K555TV9 |
6 |
3,4 |
7 |
K555TV11 |
7 |
2,4 |
6 |
K555TM2 |
8 |
3,4 |
5 |
K555TV1 |
9 |
1,4 |
7 |
K555TV10 |
Продолжение таблицы 7.12
Номер варианта |
Методы построения делителя |
Коэффициент деления |
Базовая микросхема |
10 |
2,4 |
5 |
K555TV11 |
11 |
3,4 |
6 |
K555TV6 |
12 |
1,4 |
7 |
K555TV9 |
Примечание:1. Методам построения ДПКД условно присвоены следующие номера:
|
В таблицах 7.13-7.17 приведены результаты разработки делителя на 6 на базе универсального триггера K555TV6 (в таблице 7.13 приведена расширенная таблица истинности работы делителя, в таблице 7.14 – таблице 7.17 даны карты Карно для нахождения сигналов на управляющих входах).
Таблица 7.13 — Таблица истинности работы делителя
Номер импуль-са |
Текущее состояние |
Следующее состояние |
Управляющие сигналы |
|||||||
Q3 |
Q2 |
Q1 |
Q3 |
Q2 |
Q1 |
J3 |
K3 |
J2 |
K2 |
|
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
X |
0 |
X |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
X |
1 |
X |
2 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
X |
X |
0 |
3 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
X |
X |
1 |
4 |
1 |
0 |
0 |
1 |
0 |
1 |
X |
0 |
0 |
X |
5 |
1 |
0 |
1 |
0 |
0 |
0 |
X |
1 |
0 |
X |
Таблица 7.14 — Карта Карно Таблица 7.15 — Карта Карно
Q3\Q2Q1 |
00 |
01 |
11 |
10 |
|
|
Q3\Q2Q1 |
00 |
01 |
11 |
10 |
0 |
0 |
0 |
1 |
0 |
|
|
0 |
X |
X |
X |
X |
1 |
X |
X |
X |
X |
|
|
0 |
0 |
1 |
X |
X |
J3=Q2Q1 K3=Q1
Таблица 7.16 — Карта Карно Таблица 7.17 — Карта Карно
Q3\Q2Q1 |
00 |
01 |
11 |
10 |
|
|
Q3\Q2Q1 |
00 |
01 |
11 |
10 |
0 |
0 |
1 |
X |
X |
|
|
0 |
X |
X |
1 |
0 |
1 |
0 |
0 |
X |
X |
|
|
1 |
X |
X |
X |
X |
J2=~Q3Q1 K2=Q1
5) Создайте схему проверки синтезированного ДПКД.
На рисунке 7.30 в качестве примера приведена схема проверки делителя на 6.
6) Проверьте в подрежиме Run/Transient правильность работы ДПКД.
На рисунке 7.31 приведены временные диаграммы работы делителя на 6.
Рисунок 7.30 — Схема проверки делителя на 6
Рисунок 7.31 — Временные диаграммы работы делителя на 6
Контрольные вопросы
Дайте определение делителя.
Поясните методики синтеза ДПКД.
ДПКД на базе метода исключения лишних состояний. Укажите преимущества и недостатки.
ДПКД на базе метода искусственного принудительного насчета импульсов. Укажите преимущества и недостатки.
ДПКД на основе вычитающих счетчиков. Укажите преимущества и недостатки.
ДПКД на основе теории цифровых автоматов. Укажите преимущества и недостатки.
Особенности синтеза ДПКД на JK- триггерах на основе теории цифровых автоматов.
Особенности синтеза ДПКД на D- триггерах на основе теории цифровых автоматов.
Особенности синтеза ДПКД на T- триггерах на основе теории цифровых автоматов.