- •Обобщенная структура эвм. Принцип программного управления. Параметры эвм.
- •Классификация и принципы структурной организации алу.
- •Структурная организация бо алу. Состав узлов и их связи.
- •Универсальное алу на короткие операции.
- •Проектирование алб универсального алу.
- •5. Сдвигатели.
- •6. Выполнение длинных операций в универсальном алу на короткие операции.
- •7. 7. Ау для выполнения длинных операций с фиксированной запятой. Умножение кодов
- •8. Ау для выполнения длинных операций с фиксированной запятой. Умножение чисел.
- •9. Ау для выполнения длинных операций с фиксированной запятой. Деление кодов.
- •12. Двоично-десятичный сумматор. Ау, работающие в д-кодах, на его основе.
- •13. Динамические и статические озу эвм.
- •14. Расслоение памяти.
- •16. Ассоциативное зу.
- •Универсальный запоминающий элемент ассоциативного зу.
- •20. Микропрограммые уу. Проектирование фус.
- •21. Микропрограммые уу. Проектирование фамк с принудительной адресацией.
- •22. Микропрограммые уу. Проектирование фамк с естественной адресацией.
- •23. Центральный процессорный элемент секционированного мпк.
- •24. Бис схемы управления адресом микрокоманды секционированного мпк.
- •25. Построение блока обработки данных процессора на элементах секционированного мпк.
- •26. Построение блока микропрограммного управления процессора на элементах секционированного мпк.
- •27. Организация процессора. Форматы команд. Способы адресации.
- •Режимы прямой адресации
- •Структура процессора универсальной эвм. Алгоритм выполнения двухадресной арифметической команды.
- •Двухадресные команды
- •Структура процессора универсальной эвм. Алгоритм выполнения одноадресной арифметической команды.
- •Одноадресные команды
- •Структура процессора универсальной эвм. Алгоритм выполнения посылочных команд работы со стеком.
- •Структура процессора универсальной эвм. Алгоритм выполнения команд ветвления.
- •Структура процессора универсальной эвм. Алгоритм выполнения команд работы с подпрограммами.
- •Команды работы с подпрограммами
- •33. Организация обработки прерываний в эвм
- •Цепочечная однотактная система определения приоритета запроса прерывания
- •34. Интерфейсы.
16. Ассоциативное зу.
В ассоциативных ЗУ информация ищется по самой информации.
ИП - поле информации — набор регистров, подкл. к вх. и вых. шинам;
ПП - поле признаков: на каждом уровне содержит регистр уровня и схему сравнения;
УП - поле управления — контроллер, управляющий сменой содержимого регистров.
Вся информация состоит из двух частей - сама информация и некоторый признак для поиска. УП обеспечивает смену полей признаков. Оно выполняет выбор уровней поля признаков по адресному способу.
Ассоциативное ЗУ выполняет несколько операций:
1) Ассоциативное чтение - на входную шину признаков поступает код признака, по которому осуществляется поиск информации. Этот код сравнивается в схеме сравнения (СС) с содержимым всех регистров признаков. При совпадении СС вырабатывает активный сигнал Р, который разрешает регистру РИ реагировать на сигнал чтения с выдачей содержимого на выходную шину DO.
2) Ассоциативная память - производится аналогично Ассоциативному чтению. Равенство "0" всех сигналов Р означает отсутствие исходной информации, устройство выдает сигнал .
3) Операции с полем признаков - Они предполагают чтение из поля и запись в поле. В соответствующий регистр признаков (РП) подаётся сигнал А, затем происходит чтение или запись.
4) Ассоциативная запись: строб ЗПА заносит данные с шины DI в регистр.
Универсальный запоминающий элемент ассоциативного зу.
j – номер уровня
i – номер разряда уровня
Адресное обращение на ЧТ и ЗП, а также ассоциативное ЧТ. Ассоциативное ЧТ: по сигналу ЧТА сравнивается содержимое записываемой инфы и хранящейся в регистре. Если они не совп., то Р=0.
Маскирование в ассоциативных ЗУ:
Вводится маска Мi и специальная шина для маскирования. Маска накладывается на информационные разряды, и они не проверяются. Остальные разряды используются как поле признаков.
18. Кэш-память.
В качестве КЭШ используется ассоциативное ЗУ (АЗУ). АЗУ берёт на себя функции по управлению обменом между ЦП и АЗУ. Отдельные уровни АЗУ выступают в качестве дублера ОЗУ, причём признаком является адрес ОЗУ ячейки. ЦП запрашивает какую-либо ячейку, адрес поступает в АЗУ. В АЗУ такого адреса нет, и происходит обращение к ОЗУ. Оно выдаёт какую-либо информацию, которая приходит в ЦП и одновременно заносится в АЗУ, в поле признаков которого заносится адрес этой ячейки. При последующих обращениях, обращения будут происходить к АЗУ. Через некоторое время работы окажется, что в АЗУ нет свободных уровней, тогда выбирают кандидата на удаление.
Выбор кандидата на удаление:
выбор наугад;
критерий выбора - время нахождения информации в АЗУ - удаляется информация, которая дольше всех находится в АЗУ, при каждом обращении содержимое счётчиков увеличивается на 1, удаляется та информация, у которой значение счётчика имеет самое большое значение;
критерий выбора - частота использования информации - при каждом обращении счетчик сбрасывается в "0", а у всех других прибавляется "1". Уровень, счётчик которого имеет максимальное значение удаляется.
В практической реализации используют упрощённую реализацию Кэш - памяти:
Кэш - память с прямым отображением;
частично-ассоциативная кэш - память.
Кэш - память с прямым отображением –
каждая ячейка ОЗУ может быть продублирована на строго определённом уровне. Кэш - память реализуется на обычном ОЗУ с произвольным доступом. ОЗУ также разбивается на блоки, их размеры 2 16 байт. Адрес состоит из двух частей: номера блока (тег) и номера ячейки в блоке (индекс). Тег соответствует блоку и обеспечивает соответствие между блоком ОЗУ и блоком Кэш - памяти. СС - схема сравнения. В 16-разрядном адресе 12 разрядов используются при обращении к ОЗУ, то тег (4 разряда) позволяет различить, принадлежит ли искомая информация данному блоку. Если информация принадлежит данному блоку, то ячейки в ОЗУ, имеющие старшие разряды 0001 будут отображаться в одну и ту же ячейку кэш - памяти. эта система неэффективна, если идёт подряд обращение к ячейкам ОЗУ, имеющим одинаковое отображение в кэш - памяти.
Частично-ассоциативная кэш - память Обратная запись - промежуточные результаты пишутся только в ячейку кэш - памяти, если там есть отображение необходимой ячейки ОЗУ. Но при сбое эта информация теряется. Сквозная запись - запись производится и в кэш - память и в ОЗУ. Надежность выше, но более длительная, целесообразна только при чтении. Кэш - память используется не только для данных, но и для программ. Кэш - память для данных и программ на высокопроизводительных ЭВМ должны быть разделены, что позволяет организовать два потока информации.
19. Классификация УУ. УУ с жесткой логикой.
УУ - функциональная часть, которая непосредственно формирует сигналы, управляющие работой остальных устройств, блоков, функциональных частей.Существуют две стратегии построения УУ:1) централизованное управление; 2) децентрализованное (распределённое) управление. Централизованное управление.
Под действием внешнего управляющего кода I блок управления (БУ) формирует набор управляющих сигналов Y1, Y2, Y3 на основе осведомительных сигналов X1, X2, X3. Одновременно БУ может формировать сигналы S во внешнюю схему, описывающие общее состояние УУ.
Достоинства: потенциально более быстрая, возможность минимизации аппаратных затрат на БУ.
Недостатки: сложность, отсутствие гибкости. Децентрализованное управление
ЦБУ - синхронизация работы операционных блоков (ОБ) и задание типа алгоритма, реализуемого данными ОБ. Все внутренние действия связаны с передачей информации из одного регистра в другой, они управляются местными блоками управления (МБУ).
Достоинства: гибкость, меньше трудозатрат.
Системы управления бывают синхронные и асинхронные. В синхронных системах моменты выдачи Y и обработка X синхронизированы внешним синхросигналом.
В начале каждого такта БУ вырабатывает множество Y и держит их один такт. В это время ОБ выдаёт X. Асинхронные системы предполагают, что операция начинает действовать с момента подачи управляющего сигнала (рис. 12.5).
Асинхронные системы используют редко.
УУ различают по методу реализации: с жёсткой логикой и программируемой логикой. В УУ с жёсткой логикой алгоритм задаётся составом и топологией самой схемы УУ. Стандартная реализация схемы управления с жесткой логикой на рис., где РС - регистр событий - память УУ - хранит все возможные события; ФС – формирователь событий; ФУС - формирует набор управляющих сигналов.
Простейшее УУ на основе распределителя импульсов: