Проектирование алб универсального алу.
При
проектировании арифметико-логического
блока стремятся, чтобы его структура
была регулярной.
СА
- схема анализа, формирует флаги (V
(переполнение) - имеет смысл только при
сложении и вычитании);
a,b - входные
разряды, c - перенос.
В каждый модуль
подаются управляющие сигналы от
дешифратора преобразующего код
микрооперации в унитарный код.
рис.4.1
S=f(n-1)
Z=f0&¬fn-1 C= Cn V=Cn-1+Cn
- арифметические
операции, реализованные в этом блоке
(рис. 4.1):
F=A+B F=A-B F=A+1 F=A-1
- логические
операции (рис. 4.2):
F=A&B F=A|B F=A+B
рис.4.2
На
рис.4.3 изображена схема формирования
переноса, где:
где P,G - вспомогательные функции.
Р - пропускание, реализует условие, когда перенос попавший на вход попадает на выход.
G - генерация переноса в данном разряде, задает условие возникновения переноса в этом разряде.
Gi=ai&bi
Pi=ai|bi
Схема
ускорения переноса.
Желательно
использовать схему, которая обеспечивает
быстрое распределение переноса.
-
время формирования суммы в одном разряде
перенос из одного разряда
СУП - схема ускорения переноса.
Схема имеет входы: C0 — перенос в младший разряд; Р, G — формируются каждым разрядом. Выходы СУП: Cn-1 — переносов формируемых параллельно P,G группы. Как правило, разрядность СУП 4(8) разрядов.
5. Сдвигатели.
Сдвиг
осуществляется комбинационной
схемой.
di=fi
(сдвига нет)
di=fi+1 (сдвиг вправо)
di=fi-1 (сдвиг влево)
Различают два
типа сдвигов:
арифметический;
вращение (циклический)
арифметический
сдвиг - эквивалентен умножению на два
при сдвиге влево и делению на два при
сдвиге вправо.
Знаковый
разряд не меняет своего значения, но
распространяется на следующий.
При
сложении в АЛБ может сформироваться
переполнение.
циклический сдвиг
(влево и вправо).
6. Выполнение длинных операций в универсальном алу на короткие операции.
Схема
работы АЛУ
Устройство
выполняет четыре операции:
умножение кодов
умножение чисел
деление кодов
загрузка делимого
Коды - целые числа без знаков. Число - целое число в дополнительном коде со знаком. В результате каждой из операций получается два кода результатов: при умножении - младшая и старшая части результата, при делении - частное и остаток. При реализации умножения используется алгоритм ускоренного умножения на два разряда множителя. При реализации деления - деление без восстановления остатка. Р1 - регистр множителя, здесь формируется младшая часть произведения, делимого и целой части результата; Р2 - регистр множимого и делителя; Р3 - регистр, в котором формируется старшая часть произведения, регистр делимого и остатка; МХ1 - передача информации сдвигом вправо на два разряда и влево на один разряд и прямая передача; МХA, МХB - обеспечивают сдвиг вправо на два разряда, влево на один разряди прямую передачу; СМ - обеспечивает выполнение операции В+А и В-А; СА - схема анализа на "0" в Р1 и Р3; Четыре триггера: ТГ - триггер готовности, ТS - триггер знака (при умножении); ТV - триггер переполнения (при делении на "0"); ТП - триггер переноса. РИ - регистр инструкций - фиксирует код операции на время выполнения ее в схеме; БУ - блок управления с генератором; СТ - счетчик тактов по модулю n или n/2. Входы D11 и D12; выходы D01 и D02. Устройство работает по старшему признаку, т. е. начало по пуску, а об окончании устройство сигнализирует сигналом готовности.