Аналіз та синтез мультиплексорів та демультиплексорів. Побудова мультиплексорів та демультиплексорів на основі дешифраторів.
Мультиплексор – комбінаційні пристрої які забезпечують комутацію на виході схеми одного із декілька інформаційних вхідних сигналів у відповідності до заданого коду на вході. Це комбінаційні пристрої які мають 2n інформаційних входів, n керуючих входів та 1 єдиний вихід.
на
основі дешифратора з 4 входами.
Вхід Е – сигнал дозволу по виходу. Він може використовуватись як для синхронізації вихідного сигналу, так і для розширення схеми.
Демультиплексор – це комбінаційні схеми які здійснюють функцію оберненудо мультиплексорів. Тобто працюють як електронний перемикач з 1 входу на 2n – виходів, а номер виходу задається 2-ковим кодом на управляючих входах.
Схеми реалізації суматорів на базових елементах логіки. Наскрізне перенесення в багато розрядних суматорах. Арифметико логічні пристрої.
Суматори – це комбінаційні вузли які призначені для виконання операцій додавання двійкових чисел а також в певних випадках реалізації віднімання, множення, ділення, перетворення 2 – кових чисел в доповнений код.
Суматори поділяються:
Кількість входів:
на пів суматори
одно розрядні повні суматори
багато розрядні
послідовні
паралельно – послідовні.
За синхронізацією:
синхронні
асинхронні
За системою числення
двійкові
двійково – десяткові
інші.
Напівсуматор – схема, яка додає 2 однорозрядні числа a і b та формує сигнал суми і сигнал перенесення в інший розряд.
суматор
напівсуматор
Схема однорозрядного суматора, побудована в базисі І-НІ
Схеми з наскрізним перенесенням – час проходження сигналу перенесення можна скоротити , якщо зменшити кількість логічних елементів через які проходять сигнали перенесення. Такі суматори будуються на основі напівсуматорів.
Арифметико-логічний пристрій (АЛП) призначений для виконання арифметичних і логічних операцій над числами (словами), що надходять до нього, за сигналами з пристрою керування. Основні операції, що виконує АЛП – це додавання та множення. Має вісім функціональних входів для введення двох чисел A та B, чотири виходи F3-F0 для подання результату дії з числами, чотири входи керування S3-S0 для задання однієї з 16 операцій, вхід V ознаки операцій (1-логічні, 0-арифметичні), вхід переносу Cn, вихід компаратора FA=B та виходи C, G, P для організації паралельного перенесення при нарощуванні розрядності АЛП.
Спрощена блок-схема АЛП
