2. Синтез логической структуры комбинационного устройства.

По заданной таблице истинности получим логическое выражение, используя метод карт Карно для минимизации логических выражений, и. параллельно используя модуль «Logic Converter» пакета Electronics Workbench, проверим результаты минимизации и построим по ним соответствуют не логические схемы.

Метод карты Карно для логических функций:

Y 0

A B CD	00	01	11	10
00	0	1	1	0
01	1	1	0	1
11	1	1	0	1
10	1	0	1	1

Y0=AD+BC+BD+BCD+ACD

Y1

A B CD	00	01	11	10
00	1	1	0	0
01	1	0	1	1
11	1	0	1	0
10	1	1	1	1

Y1=AB+AD+ACD+CD+ABD

A B CD	00	01	11	10
00	1	0	0	1
01	1	0	1	0
11	1	0	0	1
10	1	1	1	1

Y 2

Y2=AB+BD+BC+ABCD+CD

Y3

A B CD	00	01	11	10
00	1	0	0	0
01	0	0	1	1
11	0	1	0	1
10	0	1	0	0

Y 3=ABCD+ABC+ABD+ACD

Минимизированные частичные логические функции

Y0=AD+BC+BD+BCD+ACD

Y1=AB+AD+ACD+CD+ABD

Y2=AB+BD+BC+ABCD+CD

Y3=ABCD+ABC+ABD+ ACD

3. Реализация схемы формирования входного двоичного кода для разработанного цифрового устройства в виде двоичного счетчика

Проектируемое комбинационное устройство рассчитано на обработку данных с четырёх информационных входов: А. В. С и D. Таким образом, диапазон допустимых входных значений: 0000..1111. Для формирования входных значений необходимо создать четырёхразрядный счётчик, значения которого будут последовательно увеличиваться (так как вариант чётный => счётчик суммирующий) на 1 в допустимом диапазоне (определяется 4-х разрядностью счётчика). Чтобы счётчик периодически изменял своё значение необходимо связать его с генератором тактовой частоты, который будет синхронизировать работу всего устройства.

Г енератор синхроимпульсов. Выберем в качестве генератора синхроимпульсов устройства генератор, схема которого указана ниже (рис 3.1). Частота генерации импульсов задается кварцевым резонатором. Данный генератор обеспечивает большую точность автоколебаний по сравнению с многими другими простыми схемами, где расчетная частота является только приблизительной.

Заданная частота синхронизации устройства f=24 МГц (по номеру варианта). Величины сопротивлений в цепях обратных связей инверторов DD1.1 и DDI.2: Rl=R2=510 Ом. Емкость конденсатора С1: С1=12 пФ.

С чётчик. Выберем в качестве счётчика интегральную микросхему KP1533IIE7. Она представляет собой четырехразрядный реверсивный счётчик синхронного типа.

5 - вход «суммирование»:

4 - вход «вычитание»:

11 - вход синхронизации

15.1. 1 0.9 - информационные входы

14-вход «сброс»:

3.2.6.7 - информационные выходы

12 - выход переполнения:

13 - выход обнуления: 8 - общий:

16 -питание -5В: