Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
Макуха Ответы МПТ.docx
Скачиваний:
17
Добавлен:
03.08.2019
Размер:
276.57 Кб
Скачать
  1. Характеристики команд пересылки данных в микропроцессорах.

MOV A M

Название команды

Команда пересылки из аккумулятора в ячейку памяти

Мнемоника команды

MOV A, M (направление откуда куда указывается отдельно)

Код Команды

11 000 101 B = 45H

Символическое представление выполняемых действий

A -> (HL)

Подробное описание выполняемых действий

Содержимое аккумулятора пересылается в ячейку памяти, адрес которой равен содержимому регистровой пары HL. Содержимое аккумулятора не изменится, старое содержимое ячейки памяти будет потеряно

Методы адресации

Источник – регистровый метод

Приемник – косвенно регистровый метод

Длина команды

1 байт – определяется методом адресации.

Расположение в памяти (intel-motorola формат)

    1. КОД операции

Влияние на флаги

Команды групп пересылки не влияют на флаги

Длительность команды в тактах и циклах

2 МЦ = 7 тактов.

1 МЦ – считывание КОП,

2МЦ – организуется дл записи в ячейку по адресу.

  1. Выполнение команд пересылки данных в мп

Рассмотрим на пример команды MOV A, B – содержимое регистра А записывается в регистр В.

Организуется обычный цикл фон Неймана

1Машинный цикл

1т. PC выставляет адрес через мультиплексор адреса. Правильность этого такта можем проверить на выходе МП.

У некоторых процессоров есть ножка M1, на которой появляется активный уровень при первом машинном цикле. Синхронизировавшись от нее можно проверить правильность выполнения следующих тактов.

2т. Схема управления и Синхронизации дает команду чтения памяти.

3т. Появившиеся данные на шине данных записываются в регистр команд. Происходит дешифрация.

4т. Выполняется пересылка данных. Программный счетчик инкрементируется.

Рассмотрим команду LXI DATA, SP. Загрузка указателя стека. Используется непосредственная адресация. Данные следуют сразу за командой.

1Мц – все аналогично в 3 такте на фазе дешифрации, счетчик байт выставляется равным 2.

2Мц. 1т. Данные с PC поступают на шину адреса

2т. Подается сигнал чтения

3т. Младший байт записывается в регистр указателя стека. Счетчик байт уменьшается на 1, РС++.

Аналогично организуется 3Мц.

  1. Характеристики команды преобразования данных в микропроцессоре.

ADD B

Название команды

Команда суммирования аккумулятора и регистра D

Мнемоника команды

ADD B

Код Команды

10 001 000 B = 88H

Символическое представление выполняемых действий

A +B->A

Подробное описание выполняемых действий

Содержимое регистра В складывается с содержимым аккумулятора. Результат помещается в аккумулятор.

Методы адресации

Источник – регистровая, неявная

Приемник – неявная

Длина команды

1 байт – определяется методом адресации.

Расположение в памяти (intel-motorola формат)

    1. КОД операции

Влияние на флаги

Влияет на все флаги.

Длительность команды в тактах и циклах

4 такта – 1 Мц

  1. Выполнение команд пркобразования данных в МП.

  2. Характеристики команд переходов.

  3. Выполнение команд переходов

  4. Характеристики специальных команд

  5. Выполнение специальных команд в МП.

  6. Организация разветвлений в программах.

  7. Организация подпрограмм

  8. Структуры ввода-вывода

Существует ввод-вывод с проекцией на память и ввод-вывод с проекцией на ввод-вывод.

Ввод-вывод с проекцией на память. Раньше под внешние устройства отводилось специальное место в памяти, там хранились данные с этих устройств.

+использование общего набора методов адресаций к ЯП и к ВУ

-место в памяти.

Ввод вывод с проекцией на ввод-вывод. Под внешние устройства организуется отдельное адресное пространство.

+ не уменьшается объем памяти

-требуется вводить дополнительные выводы: Чтения и Записи ВУ,

-требуется вводить новые команды для работы с ВУ.

Система команд с ВУ использует упрощенный набор методов адресации – непосредственная адресация, указывается номер порта.

Адрес порта выставляется на шину адреса

При подаче сигнала чтения ВУ на дешифратор приходит активный уровень, выбирается вненее устройство. Данные с него поступают на шину данных через двунаправленный буфер умощнитель.

Так как используется не весь диапазон адресов ВУ, то используется частичная дешифрация.

В х86 процессоре допускается прямая адресация к 256 портам и косвенная к 65536 портам.

Здесь так же должна быть спецификация команд In out.