4.6 Архитектура программируемого таймера кр580ви53

БИС программируемого таймера КР580ВИ53 предназначена для организации работы МПС в режиме реального времени и позволяет формировать сигналы с различными временными и частотными характеристиками.

Упрощенная структурная схема программируемого таймера (ПТ) приведена на рисунке 24. В состав БИС входят: буфер данных (BD), предназначенный для обмена данными и управляющими словами между МП и ПТ; схема управления чтением-записью (RWCU), обеспечивающая выполнения операций ввода-вывода информации в ПТ; регистр управляющего слова (RGR), предназначенный для записи управляющих слов, задающих режимы работы счетчиков; счетчик каналов (CT0-CT2).

Рисунок 24 – а) упрощенная структурная схема ПТ; б) подключение ПТ к шинами МП

Цоколевка ПТ Кр580ВИ53 представлена на рисунке 25. Назначение входных, выходных и управляющих сигналов ПТ указано в таблице 14.

Рисунок 25– Цоколевка ПТ КР580ВИ53

Таблица 14 – Описание выводов ПТ

Номера выводов	Обозначение		Назначение выводов	Тип сигн.	Сост-ние
	Англ.	Рус.
1	2	3	4	5	6
1; 2; 3; 4; 5; 6; 7; 8	D(7-0)	Д(7-0)	Канал данных	вход/ выход	1
22	RD	ЧТ	Сигнал «чтение»	вход	1
23	WR	ЗП	Сигнал «запись»	вход	1
19; 20	A0, A1	A0,A1	Адресные входы, выбирающие один из каналов ПТ или управляющий регистр	вход	1
21	CS	ВБ	Выбор микросхемы	вход	1
9; 15; 18	C(0-2)	СИНХ	Входы синхронизации счетчиков	вход	1
11; 14; 16	CE0-CEО2	У СЧТ	Входы управления счетчиков	вход	1
10; 13; 17	OUT0-OUT2	СЧТ	Выходные сигналы счетчиков	выход	1
24	Ucc	UПИТ	Напряжение питания (+5 В)	вход	1
12	GND	ОБЩ	Напряжение питания (0 В)	вход	1

4.7 Уточненная схема МПС на основе К580ВМ80

Выполним построение уточненной схемы МПС, состоящей из блока центрального процессора, в который входят: МП К580ВМ80, шинный формирователь КР580ВА, формирующих шину адреса и данных. Блок памяти содержит программируемое ПЗУ К541РТ2 и ОЗУ статического типа К537РУ8.

Уточненная схема микропроцессорной системы на основе МП К580ВМ80 представлена на рисунке 26.

Рисунок 26 – Уточненная структурная схема микро ЭВМ Z-80