Режимы работы cpu.

Запуск: После подачи на опр.вх. CPU напр. питания и тактовых имп. посл. Ф1 и Ф2 на вход СБРОС подаётся сигнал reset (лог.1). По нему сбрасываются в нулевое состояние: PC, Rg команд, в УУ – тригеры разр. прер., подтв.захвата, ожидания. По заднему фронту сигнала reset CPU начинает работать с Т1 М1 и выдаёт на ША нулевой адрес. Содержимое РОН, Rg А, Rg призн. меняется только в процессе выполнения команд.

Захват: В данном состоянии CPU заканч. вып тек. цикла и переводит буферы ШД и ША в 3 Z-сост., т.е. отключается от них и предост. внеш. Ус. Сигнал hold от внеш.Ус поступает на вх.захвата УУ CPU, кот. на отр. фронте имп.Ф2 Т2 пд в триггер захвата УУ, кот. заканчивает выполнение текущ. цикла, переходит в состояние захвата, а на вых. «подтв. захв.» появляется лог.1 сигнала hlda. Выдача hlda происх. по переднему фронту Ф1 Т3, а если в цикле осущ. запись, то по переду Ф1 Т4. По окончании действия сигнала hold, CPU продолжает вып.сл. цикла с места приостановки.

Прерывание: По запросу внеш.Ус CPU может прервать вып. текущ. проги и перейти к вып. прер. проги, по окончании кот. продолжает вып. осн. проги с команды, на кот. было прерывание. Прерыв. осущ. по команде EI (тригер разр.прер. переходит в лог.1); окончание – DI (в лог.0). Состояния триггера – на выходе inte УУ CPU. По сигналу int будет осуществлена прерыв. прога при наличии активного уровня сигнала на выходе inte. По команде RST содерж. РС записывается в стек, а в РС помещ. адрес 1-й команды прерыв. проги. После выполнения прер.проги по команде RET осущ. пд в РС содержимого стека, увеличеного на 1, т.е. адреса той команды основной проги, на кот. произошло прерыв.

Останов: По команде HLT осущ. прекращение вып. проги и переход в сост. останова, характер. тем, что буферы ША и ШД переходят в 3 Z-сост., т.е. CPU отключается от внеш. шин, а на вых. ожидание(wait) УУ CPU уст. активный высокий уровень (лог.1). Данное состояние м.б. прервано сигналами запуска CPU либо перевода его в сост. прерывания.

Форматы данных и команд

Данные находятся в ОЗУ и в CPU в виде 8-разр.дв. чисел, имеющих формат: D7,D6,…,D0–байт данных. Различают 1-,2-,3-х байтовые команды:

1-байтовая: B1: D7,D6,…,D0 – КОП;

2-байтовая: B1: D7,…,D0 – КОП; B2: D7,…,D0 – операнд/ адрес УВВ.

3-байтовая: B1: D7,…,D0 – КОП; B2: D7,…,D0 – мл. байт операнда/ адреса ОЗУ; B3: D7,…,D0 – ст.байт оп/адр.ОЗУ. B2-младший; B3-старший.

СПОСОБЫ АДРЕСАЦИИ

Для вып. операции команда должна содержать: указание вида операции, откуда берутся операнды, уч. в ком.; и куда помещ. рез-т (т.е. источник и приёмник операндов). Под способами адресации понимают способы указания источников и приёмников операндов. Способы делятся:

1)в них исп.адрес определяется одним значением кода в команде: прямая(в команде указ. адрес Rg), косвенная(в команде указ. пара Rg блока РОН путём указания адреса одного из Rg, а содержимое – адрес ЯП в ОЗУ); непосредств(операнд в виде 2,3 байтов указ. в команде); автоинкрементная; деинкрементная;

2) в них использ. содержимое адресной части команды и нескольких Rg для формирования исполнительного адреса: страничная, индексная, относительная.

ГТИ КР580ГФ24

П редназначен для формирования последов.тактовых импульсов Ф1 и Ф2; а также для формир. Ф2_T согласованную с уровнями ИМС ТТЛ; сигналы сброс(reset), готовность(ready), строб состояния.

Кв

Выводы 'Кв' от генератора подключаются к кварц.резонатору с частотой в 9р. больше частоты следования Ф1 и Ф2, т.е. 18.5 MHz. От генератора гарм. колеб. через У поступают на вывод 'осцилл' для контроля работы генератора и синхронизации работы; также колебания поступают на вход 'форм.такт.имп.', кот. формирует Ф1 и Ф2 и пд их на соотв. выводы, также Ф2ттл для согласования с ИМС ТТЛ. Используя внеш.сигнал 'синхрониз', сигнал от 'ф-ля такт.имп.' и сигнал от 'ф-ля сигн.reset' на выходе получаем сигнал 'строб сост.', предназн. для записи с ШД слова-состояния в PSW CPU.

________

При поступлении на 'вх.сброс' акт.уровня сигнала в КР580ГФ24 формируется сигн. 'Сброс' по которому сбрасыв. PC CPU. Сигнал ‘вх.сбр.’ может подаваться одновременно с включ. ИП, или при помощи кнопки reset. В момент вкл. ИП ёмкость 10μF разряжена и на входе действует акт. лог.0. Через резак постепенно происходит заряд ёмкости и устанавл. уровень лог.1, а => окончание формир. сигнала 'сброс'. При нажатии на кнопку reset ёмкость разряжается на корпус и уст. лог.0; далее процесс повторяется.

С игнал 'ready'=0 формируется в том случае, когда данные не могут своевременно поступать на вход CPU, т.к. его скорость работы намного выше внеш. Ус,=> CPU преходит в реж.ожидания и ждёт поступления данных.