Основные сведения о мкпроцессорах(cpu)

Явл.слож.Ус. унив.ВМ с прогр.управлением. Физически реализ. в виде ИМС выс.степени интегр.б что позволяет снизить стоим и разм, пов.надёжность. 1-й CPU – 1971(Хофф из Intel)–«I4004» содерж.2300 акт.элем. и имел такт.частоту 0.4MHz.

По назначению:а)универсальные;б)специализированные.

а)Хар-ся унив. набором команд с пом.кот.можноосущ.преобр. инфы в соотв. с любым заданным алгор.Такие CPU–для реш.шир.круга задач и их производит. слабо завис. от специфики решаемых задач.

б)для реш.определ.класа задач, или даже 1 задачи. Особеноость таких CPU–min стоим,потр.мощн;компактность, простота управл. В них выделяются мкконтролеры, предн.для использ. при управл. техн. процесами, измер,науч.исслед.

По числу БИС: а)1кристальные,б)многокрист,в)многокрис.секционые.

а)Реал.в виде 1 БИС. Их возможности огран.пред.допуст.числом акт.эл-ов в кристале, сложностью выполн. разветвлений, допуст.числом выводов.

б)Строятся в виде законч.функц.частей, каждая из которых реализ.в виде БИС. Это означает возмож.выполн.опред.ф-ий при автономной работе с min-ум связи при постр.полн.схемы CPU.

в)использ.для постр.многоразр.CPU при парал.вкл.многоразр.секций, каждая из кот.предст.БИС для обработки нескольких разр.данных. При постр.CPU, мкпроцес.секции образовывают 2,4,6,16,32-разр.CPU

по разрядности: а)с фикиров.;б)с наращив. разрядн.слова.

а)при ней использ.8,16,32,64-разр.CPU.

По способу управл. а)мкпрограммной;б)жёсткой логикой управления.

По возм.прерыв. CPU могут иметь и не иметь 1-или много-уровневую систему прерыв. В многоуровн–разреш.прерывание прерывания. Такие CPU обычно работают в реж.реального времени.

CPU обычно фун-ют с др.внеш.Ус., осуществл.ввод/вывод данных, управл.и синхрониз, сопряж.интерфейсов и т.д. и которые совместимы по архитектуре конструктивному исполнению и пар-м, такие наборы CPU назыв. мкпроцессорным комплектом.

МикроЭВМ – выполненное на одном кристалле функцион.Ус, обесп. выполнение конкретных прог и содерж. ОЗУ,ПЗУ, Упр.синхрониз.,порты для обмена данных.

Общая структурная схема мкпроцессора(cpu)

Обычно синтезируется из 2 основных узлов:АЛУ, УсУпр.

вход дан.

выход дан.

ОУ

УУ

X₁

Y2

…

Yn

…

…

…

…

X_P+1

X_S

Y1

X_P

УУ–(Ус.управления)–выработку упр.сиг-ов с послед. их пд на ОУ(опер.Ус) где осущ. выполнение команд(операций).

ОУ–процесс функционир. распад. на ряд элементарных действий. В его узлах перечень таких элемент.действий включает в себя:

1)R1(0.5)Уст.рег-ра в требуемое состояние.

2)R2(R1)содерж.рег-ра проинв.поразр.и запис. в рег.R2.

3)R2(R2)+(R3)содерж.R2+R3 и запис.в R2

4)Сч(Сч)±1Содерж. сч-ка ±1 и рез-т зап.в сч-к,т.е. организован инкремент(+1) и деинкремент(-1).

5)R1СдЛ(R1). Содерж.R1 сдвинуть влево на 1 разряд и р-т в R1.

Кроме того в ОУ выполняются поразрядные диз, кон и т.д. Такая совокупность элементарных действий, выполняемых в одном из узлов ОУ в течение 1 тактового периода, наз. мкоперцией. Если из УУ в ОУ поступает несколько элем.действий одновременно (y1,y2…), то совок. операций, выполняемых в ОУ наз. мккомандой. Поступление n-микрокоманд из УУ в ОУ за несколько такт.периодов, назыв. мкпрограммой.

2 ПОДХОДА В ПОСТРОЕНИИ ПРОЦЕССОРНЫХ УС-В.

Сущ.2 принципиально разных подхода в проектировании мкпрограмного автомата (Ус.Упр.): 1)Принцип жёсткой(схемной) логики; 2)принцип програмируемой логики.

1

входные данные

выходные данные

. В процессе проектирования подбирается некоторый набор цифровых мксхем малой и ср. степеней интеграции и определ. необход.схема соед.их выводов, которая обеспечив. требуемое функционирование. Ус, построеные по такому принципу обесп. max быстродейтвие при заданном типе технологии элем-ов. Недостатки этого принципа построения–трудность использования посл.достиж. мкэлектроники. Это связано с тем, что для построения прцесорных систем потребуется различн.число ИМС, кот. окажутся узкоспециа- лизированные, т.е. число различных БИС будет большим, а потребность в каждой мксхеме–низкой. Это приводит к экон. нецелесообразности выпуска их промышл. Реализация пр-па жёст. логики означает практическую невозможность изменения в системе команд после изготовл.CPU.

ОЗУ

УУ операции 1

УУ операции 2

УУ операции 'k'

команда

УУ (управляющее устр.)

УУ (управляющее устр.)

Пр.работы: Команда из ОЗУ поступает на дешифр., где преобр. в двоичный код. Упр.Ус. операции формирует сигналы, которые воздействуют на ОУ(опер.Ус). Кол-во опер-й ограниченно, поэтому данные мксхемы с жёсткой логикой узконаправленные

2. Стр.схема прогр.логики имеет вид:

Управляющая память

Операционное устройство (ОУ)

команды из опер.памяти

поле УпрПамяти

поле адреса

Блок мкпрог- рамного управ ления (БМУ)

поле Усл.перех.

признаки(условия)

В состав CPU с програм. логикой входят: Ус управления(УУ) и операцион. Ус(ОУ). В УУ входят 2 основных узла–1)управляющая память, в которую записаны мккоманды и мкпрограммы, соотв. основным базовым командам CPU;2)БМУ(блок мкпрограмного упр.)– должен определять адрес очередной мккоманды в управляющей памяти. Поступающая из опер.пямяти команда, содержит адрес 1-й мккоманды той мкпроги, котор.реализует предусматриваемую командой операцию. Т.о. решается проблема поиска мкпроги в ОЗУ. Адреса последующих мккоманд определяются в блоке мкпрограмного управления сл.образом:

В формате мккоманды предусматривается поле адреса, которое содержит адрес очередной мккоманды=>, считав из упр-щей памяти мккоманду, по содержимому поля адреса узнаём адрес сл.мккоманды. В мкпроге м.б. линейные, разветвл, цикл. алгоритмы.

если мкпрога линейная, то мккоманды последоват. друг за другом; а если разв.или цикл, то поле условных переходов определяет безусловный или условный переход.

поле адреса	поле усл.перех.(УП)			поле упр.сигн.
4 разряда	П	х1	х2	7 разрядов

При безусловном в разряде 'П' указыв.0, если условный – 1. Для каждого условия в поеле усл.перех. имеется разряд, указыв-ий участие данного условия в определении адреса. Если усл.перех. осуществляется по опред.условию,то формиров.адреса очередной мккоманды будет осуществляться путём замещения млад.разр.содерж.поля адреса текущей мккоманды, соотв-щая значению условия. Замещение адреса – модификация адреса т.е. получаем разветвление на 2 направления. Если в поле усл.пер-ов имеется 2 разряда–'х1' и 'х2', то можно осуществить разветвление в 4 направлениях. Поле упр.сигн.–для подачи упр.сигналов в ОУ.