Література

1. Е. Угрюмов. Цифрова схемотехника. – Санкт-Петербург, БХВ – Петербург 2002.

2. Самофалов К.Г., А.М. Романкевич та ін. Прикладна теорія цифрових автоматів. – К.: Вища шк. 1987.

3. Г.Н. Пухальський. Т.Я. Новосєльцев, Довідник. Проектування дискретних пристроїв на інтегральних схемах. М.: Радіо і зв’язок, 1990.

4. М.П. Бабич, І.А. Жуков. Комп’ютерна схемотехніка: Навчальний посібник. – К.: «МК - Прес», 2004

5. В.І. Бойко, А.М. Гурій, В.Я. Жуйков та інші. Цифрова схемотехніка; кн. 2. Київ,: Вища школа, 2004.

6. Бойко В.И. и др. Схемотехника электронных систем. Цифровые устройства. – СПб.: БХВ – Петербург, 2004.

7. Савельев П.В., Коняхин В.В. Функционально-логическое проектирование БИС. – М.: «Высшая школа». 1990.

8. Кузин А.В., Жаворонков М.А. Микропроцесорная техника: Учебное пособие. – М.: Издательский центр «Академия», 2004.

9. Основи цифрових систем/У.П. Барбаш, М.П. Благодарний та ін. – Підручник. – Харків. Нац. Аерокосмічний ун-т. «харк. авіац. ін-т», 2002.

10. Дж. Ф. Уэйкерли. Проектирование цифровых устройств. Учебник. – М.: Постмаркет, 2002.

Додаток

Проектування спеціалізованих арифметико-логічних пристроїв

1. Реалізація операції додавання і віднімання

1.1. Алгоритм додавання і віднімання двійкових чисел

Алгоритм додавання та віднімання двійкових чисел можна виконувати в обернених або доповняльних кодах. У сучасних комп'ютерах часто операнди зберігаються у пам'яті і оброблюються в доповняльних кодах, перевагу яких описано в розді­лі 1.

Алгоритм додавання (код команди К[Ц] або віднімання (код команди К[2] ви­конується у такій послідовності:

• у регістри RGA 1 RGB із вхідної шини один за одним паралельним кодом за­писуються відповідні їм операнди А і В;

• під час операції віднімання (код команди К[2] = 1) операнд В безумовно ін­вертується;

• мікрооперації додавання або віднімання виконуються в доповняльних кодах протягом одного машинного такту;

• аналізується результат операції. За відсутності переповнення розрядної сіт­ки (знаки операндів А і В та результату збігаються) результат записується у регістр RGD і потім пересилається в оперативну пам'ять, за наявності пере­повнення (знаки операндів А і В та результату на виході суматора не збіга­ються) результат не фіксується і в ЦПК подається сигнал переповнення ІШ.

1.2. Функціональна схема алп для виконання операцій додавання і віднімання

Функціональну схему восьмирозрядного АЛП для виконання мікропрограми до­давання та віднімання подано композицією модуля операційного блока МОБ і моду-щ керуючого блока МКБ (рис. 3).

Схема містить:

• регістри RGA і RGB для приймання із вхідної шини ІШ операндів А і В та їх зберігання протягом часу виконання мікропрограми;

• схему інвертування BIN змісту регістра RGB;

• схему XOR для порозрядного логічного "виключне АБО" кодів операндів А і В;

• схеми електронних ключів SWI і SW2 для комутації операндів;

• комбінаційний суматор SM. На вхід перенесення суматора подається лог. 1 при операції віднімання;

• регістр результату RGD;

• схему ознаки переповнення ОР;

• модуль керуючого блока МКБ на основі автомата Mini з пам'яттю на D-тригерах.

Продовження додатку

Рис.1. Функціональна схема АЛП для додавання і віднімання чисел