Схемотехника / Учебники и методички / potehin

Недостатком тактируемого SR-триггера является, то что необходимо соблюдать противофазность управляющих сигналов в момент действия тактового сигнала. Указанного недостатка лишен триггер-защелка типа D

5.3.4. Синхронный D-триггер-защелка

D -триггер предназначен для запоминания информации (0 или 1), поступившей на информационный вход в момент действия тактового сигнала. Выполняется он на базе ранее рассмотренного синхронного SR-триггера. Вход S служит информационным входом D (Data, данные), на второй вход R

подается инвертированный сигнал D . Принципиальная схема триггера D (D latch) приведена на рис. 5.12. a. Собственно триггерная ячейка выполнена на ЛЭ (D3, D4) типа И-НЕ. На ее входах установлены логические элементы (D1,

Рис. 5.12. D –триггер-защелка: принципиальная схема – a; таблица истинности – б; условное графическое обозначение – в

D2), выполняющие роль синхронизаторов. Входной сигнал D инвертируется логическим элементом НЕ. На рис. 5.12. б приведена таблица истинности, на рис. 5.12. в – условное графическое обозначение.

При низком уровне тактирующего сигнала С входные ячейки И-НЕ закрыты: на обоих выходах 1. Выходная защелка находится в режиме хранения, на выходе Q (last) последняя информации, например 0.

Рис. 5.13. Работа D-защелки при различных вариантах входных сигналов

При переключении входного сигнала С на высокий уровень «1» триггер переходит в режим «Записи» и, если на входе D тоже 1, на выходе 0, который включает защелку Q = 1. Нижний ЛЭ в это время закрыт, на его выходе сохраняется лог. 1. Если во время действия тактового сигнала (вершина импульса) на вход установить 1, на выходе уровень переключится на высокий.

172

Print to PDF without this message by purchasing novaPDF (http://www.novapdf.com/)

Print to PDF without this message by purchasing novaPDF (http://www.novapdf.com/)

окончании фронта CLK должны закончиться переходные процессы во второй ступени по установлению новых уровней напряжения на Q.

5.5. D-триггеры, переключающиеся по положительному фронту

Особое положение среди триггеров занимают D-триггеры, тактируемые фронтом (по меткому выражению Уэйкерли «настоящие»). Триггеры этого типа воспринимают входную информацию лишь в моменты перехода сигнала на C с уровня 0 на уровень 1, что существенно улучшает функциональные характеристики триггера. Один из вариантов построения такого триггера на шести логических ячейках И-НЕ приведен на рисунке 5.16.

Собственно триггерная ячейка собрана на логических элементах D5, D6. В цепях управления триггером стоит пара бистабильных ячеек (D1, D2) и (D3, D4), каждая из которых формально образует триггер-защелку. Причем обе за-

Рис. 5.16. D-триггер на 6 логических элементах И-НЕ, переключающийся по положительному фронту: а – функциональная схема; б – таблица функционирование триггера; в – условное графическое обозначение

щелки связаны между собой обратной связью: выход триггера-взащелки P (элемент D3) связан с одним из входов элемента D4 триггера L. Кроме того,

инверсный выход упомянутого триггера L соединен с одним из входов элемента D1. Тактовые импульсы CLK подаются на входы ячеек D2, D3. Асинхроные импульсы S (уст. 1) подаются на входы ячеек D1, D5, импульсы на-

чальной установки R (уст. 0) – на входы ячеек D4, D6.

Рассмотрим функционирование данного триггера. Установим на входе D сигнал с высоким логическим уровнем (лог. 1). Поскольку на тактовом входе C в исходном состоянии CLK = лог. 0, на выходах ячеек D2, D3 высокий уровень напряжения (P = L = лог. 1). Низкий уровень напряжения на выходе логической ячейки D4 (L = 0), т.к. D = L = R = лог. 1. Нулевое напряжение с выхода L поступает на вход D1 и устанавливает на её выходе высокий уровень напряжения L = 1.

В исходном состоянии имеем:

C = 0; S = R = 0; P = L = лог. 1; L = P = 0;

174

Print to PDF without this message by purchasing novaPDF (http://www.novapdf.com/)

Подадим на тактовый вход положительный перепад напряжения 0/1. Переключение возможно только в ячейке D2, на входах которой перемножаются

C = 1 и P = 1 с единичными уровнями сигналов. На выходе ЛЭ D2 формируется перепад 1/0 и нулевой уровень P = 0 переведёт триггер в единичное состояние Q = 1. Задержка переключения по прямому выходу Q от входа равна 2tз0, а по инверсному выходу Q – 3tз0.

Указанные переключения можно наблюдать на рис. 5.17. где показано функционирование триггера в типичных случаях.

Рис. 5.17. Функционирование D-триггера, переключающегося по положительному фронту

Во время действия высокого напряжения на входе C изменим логический уровень напряжения на входе D на нулевой уровень. Изменится напряжение

на выходе L : оно станет равным 1. Других изменений не произойдёт, потому что входы ЛЭ D1, D3 заблокированы низким уровнем напряжения P = 0, поступающего с D2.

Вывод: любые изменения на информационном входе D, происходящие во время действия плоской части вершины импульса не вызывают изменений в триггере.

Триггер находится во включенном состоянии, установим на входе D низкий уровень напряжения. При нулевом напряжении на D напряжение на выходе ЛЭ D3 установится высокое напряжение. Подадим положительный перепад напряжения на вход C. Изменится напряжение только на выходе ячейки

D3 (переключение выхода L 1/0). В результате на выходе триггера Q установится лог. 1, а на выходе Q – 0. Задержка переключения по инверсному выходу от входа равна 2tз0, а по прямому выходу Q – 3tз0.

Синхроимпульсы положительной полярности CLK поступают на входы ячеек D2 и D3 одновременно. В отсутствие синхроимпульса (CLK = 0) управляющие напряжения P и L имеют высокий уровень, триггер (D5, D6) находится в режиме хранения информации.

Таким образом, время записи информации в триггер D с динамическим управлением определяется длительностью фронта тактирующего импульса и временем задержки распространения на двух логических элементах (2-3) tЗ0.

Способы обозначения динамических входов триггеров показаны на рисунке 5.18.

175

Print to PDF without this message by purchasing novaPDF (http://www.novapdf.com/)

второй ступени – D5, D6. В ццепи синхронизации имеется инвертор. Обратная

связь заведена с иверсного выхода второй ступени Q на вход D первой ступени. Выход Q является источником информации для первой ступени.

Если тактовый сигнал С имеет низкий уровень (режим хранения информации) триггер либо хранит 1, либо 0. допустим, что на выходе Q лог. 0, на

выходе Q – лог. 1. При поступлении на вход высокого уровня (режим записи) на выходе P установится 1. Запись во вторую ступень в это время не происходит, потому что на выходе инвертора лог. 0.

Условное графическое обозначение показано на рисунке 5.20. а. Две буквы Т на основном поле указывают на то, что триггер двухступенчатый (двухтактный). Косая черта на входе С обозначает, запись информации происходит по срезу синхроимпульса. Кроме того, показаны асинхронные входы начальной установки триггера (SA, RA), которые могут быть заведены непосредственно на входы ячеек ведущего и ведомого триггеров.

Рис. 5.20. Структурная схема двухступенчатого D-триггера-защелки – а; временные диаграммы – б

На том же рисунке 5.20. б приведены временные диаграммы, иллюстрирующие работу двухступенчатого счетного триггера. В момент установки высокого уровня на вход С происходит запись в защелку Р (фиксация) уровня

сигнала, имеющегося на Q .

В момент окончания импульса синхронизации (уровень низкий) первая ступень переходит в «режим хранения», высокий уровень С на входе второй ступени переписывает информацию с выхода P на выход Q. В результате на

выходе Q установится единица, на выходе Q лог. 0. Состояние триггера изменилось на противоположное исходному. На приведенных диаграммах хорошо видно, что на каждую пару входных импульсов – один выходной. Говоря, что триггер научился считать до двух.

Как самостоятельные изделия двухступенчатые синхронные триггеры почти не выпускаются, но они являются базой для построения счётных Т-триггеров и универсальных JK триггеров.

177

Print to PDF without this message by purchasing novaPDF (http://www.novapdf.com/)

5.7. Универсальные JK – триггеры

Универсальный синхронный JK – триггер, как правило, строится на базе двухступенчатых MS-триггеров (рис. 5.21.). На входы управляющей ячейки 1 ведущего триггера М вводятся дополнительные логически связанные входы J (J = J1 = J2 = J3), аналогичные входам S синхронного триггера, а на

S

Рис. 5.21. Функциональная схема универсального JK-триггера – а; условное графическое изображение – б

вход ячейки 2 – входы К (К = К1 = К2 = К3), подобные входам R (рис. 5.16, а). Особенностью универсального JK-- триггера является способность

работать в любом из известных режимов.

Асинхронный режим управления по входам R и S заключается в том, что независимо от состояний входов J, K, C на выходе триггера может быть уста-

новлен уровень «0» (S = 1, R = 0), либо «1» (S = 0, R = 1). Пассивное со-

стояние обеспечивается при R = S = 1, а «запрещенная» комбинация – при S

= R = 0.

178

Print to PDF without this message by purchasing novaPDF (http://www.novapdf.com/)

В счетный режим триггер переходит при J = K = R = S 1, переключение триггера в противоположное исходномусостояние при этом осуществляется по переходу 1/0 на тактовом входе С. Полная характеристическая таблица универсального JK-триггера приведена (табл. 5.8.).

При анализе таблицы 5.8. можно заметить, что переход триггера из состояния «0» в состояние «1» происходит при единичном напряжении на управляющем входе J и безразличном состоянии входа К (строки 1, 3). Переключение триггера из «1» в «0» произойдет при единичном напряжении на входе К и любом уровне на входе J (строки 6 и 7). Триггер сохраняет единичное напряжение на выходе при К = 0 и безразличном состоянии (Ф, Х) входа J (строки 4, 5), а нулевое – J =0, К =Ф (строки 0, 2). Это позволяет перейти к минимизированной таблице переходов универсального JK-триггера (таблица 5.8 – сокращенная форма), весьма удобной для практического применения при синтезе последовательных устройств с заданными параметрами.

Универсальный JK—триггер можно перевести в режим работы триггера типа D. Для этого необходимо информацию (данные D) подать на один из входов J, ее инверсное значение – на вход К, как показано на рисунке 5.22. а.

Синхронный режим работы JK-триггера в режиме RS осуществляется при использовании входа J в качестве входа S, входа К – в качестве входа R (рисунок 5.22 б). Как и в одноступенчатом синхронном RS-триггере при S = 1, R = 0 по срезу тактового импульса С на выходе Q будет установлена «1», при S = 0,

Рис.5.22. Варианты схем включения JK—триггеров:

а синхронный RS - триггер; б D - триггер; в VT - триггер

R = 1 на выходе установится «0», при S = =0 – режим хранения предыдущей информации. В отличии от одноступенчатого триггера управляющая комбинация S = R = 1 является не запрещенной: она переводит универсальный триггер в счетный режим. JK-триггер можно перевести в любой из известных режимов с дополнительным управлением по входу V (V – разрешающий, управляющий вход). Для этого объединяются J и К и на них подается разрешающее управляющее напряжение V (рис. 5.22. в). Входы V и Т являются равноценными, их можно менять местами.

Триггеры JK—типа имеются во многих интегральных сериях микросхем ТТЛ, ТТЛШ, КМОП. В серии К155 триггер ТВ1 со входной логикой на 3И по входам J и К, со входами асинхронной установки S , R, как изображено на рисунке 5.22. В корпусе размещен один триггер, он имеет максимальную ско-

179

Print to PDF without this message by purchasing novaPDF (http://www.novapdf.com/)

рость переключения 15 МГц, потребляет ток 15 мА при питающем напряжении +5В.

В быстродействующей серии ТТЛШ К531 имеются триггеры ТВ9, ТВ10, ТВ11. Микросхема ТВ9 – два JK-триггера со сбросом и установкой, ТВ10 – два JK-триггера с установкой, ТВ11 – два JK—триггера со сбросом и установкой, причем входы синхронизации и установки сдвоены. Усовершенствованная серия ТТЛШ КР1531 имеет микросхему ТВ15, содержащую два JK-триггера со сбросом и установкой, причем вход К инверсный. Вход С прямой динамический, информация на выходе появляется в момент действия положительного фронта импульса синхронизации. Поскольку К вход инверсный, то такие триггеры легко превращать в D-триггеры.

Частота переключения данных триггеров 100 МГц, средний ток потребления 6,5 мА, напряжение питания +5В.

5.8.Регистры

5.8.1.Общая характеристика

Регистры – это цифровые устройства, служащие для приема, хранения, преобразования и выдачи информации, представленной в виде многоразрядных двоичных слов. Они представляют собой цифровые автоматы Мили, выполненные на синхронных триггерах того или иного типов, со схемами управления входными и выходными сигналами. Элементами структуры регистров являются синхронные триггеры D- типа или SR (JK)- типа со статическим либо динамическим управлением. Одна триггерная ячейка может принять и хранить один двоичный бит информации. Количество разрядов в регистре определяется длиной многоразрядного двоичного слова, подлежащего обработке. При этом «вес», «весовой коэффициент» каждого разряда определяется только содержанием записанной в регистр информации. Занесение информации в регистр обычно называют операцией «ввода» или «записи», а выдачу информации именуют «выводом» или «считыванием». Основные функции, выполняемые регистрами, сводятся к следующим:

–установка триггеров регистра в исходное состояние «О» или «1»;

–прием информации в параллельном или последовательном кодах;

–хранение n-разрядного кода в течение заданного времени;

–сдвиг информации на определенное число разрядов влево или вправо;

–преобразование двоичного параллельного кода в последовательный и наоборот;

–поразрядные логические операции.

Взависимости от функциональных свойств регистры делятся на две категории: накопительные (регистры памяти и хранения) и сдвигающие (сдвиговые). Сдвигающие регистры обладают большими функциональными возможностями по сравнению с простейшими накопительными регистрами.

По способу ввода и вывода информации они делятся на параллельные, последовательные и комбинированные.

180

Print to PDF without this message by purchasing novaPDF (http://www.novapdf.com/)