кий сигнал, значение которого определено номером выхода дешифратора, подается на шифратор, и на его выходах устанавливается преобразованный код.

Примером использования шифраторов являются такжеустройства ввода двоичных кодов в цифровое устройство с клавиатуры. При нажатии клавиши на определенной входной шине шифратора появляется логическая 1 (шина возбуждается) и на выходах устанавливается двоичный код, соответствующий нанесенному на клавишу знаку (букве, цифреит.д.).

3.5.2. Распределители и коммутаторы

Распределители. Узел, последовательно распределяющий по выходамсигналы, поступающиенаеговход, называютраспределителем.

На рис. 3.25 приведена функциональная схема распределителя, содержащая счетчик и дешифратор. Каждый импульс на входе счетчика увеличивает на единицу зафиксированное в нем число. Благодаря этому логическая 1 поочередно появляется на выходах дешифратора.

Распределители применяются при решении различных задач. В частности, сигналами с выходов распределителя можно осуществлять поочередное включение и отключение устройств, получать выборки сигнала через равные промежутки времени. В последнем случае выборки формируются с помощью ключа, управляемого логической 1 с одного из выходов распределителя и на время ее действия подключает источник сигнала к линии.

Коммутаторы. Коммутатор — устройство, осуществляющее переключение цепей. На рис. 3.26 изображена схема коммутатора, позволяющего подключить источник цифровой информации D к

разным каналам (y1, y2, y3). Информация будет поступать в тот канал,

на элемент И которого подается разрешение в виде логической 1 с одного из адресных входов А1, А2, А3. Рассмотренный коммутатор выполнен на одной микросхеме, содер-

Рис. 3.25. Функциональная жащей в корпусе три элемента И.

схема распределителя

138

к которым подходят информационные шины, и дизъюнктор. Данный мультиплексор имеет восемь информационных (D0...D7) и три адресных (А1...А3) входа. На адресные входы поступает трехэлементный цифровой код, полное число комбинаций которого равно 23, т.е. восьми. Естественно предположить, что код 111 должен обеспечить соединение выхода y со входом D7 (1112 = 710), код 110 — со входом D6 (1102 = 610) и т.д., код 000 — со входом D0.

Так же, как в схеме рис. 3.26, каждый вход подключается к выходу через определенный конъюнктор. Однако в данном случае коммутация осуществляется при наличии на конъюнкторе трех разрешающих логических единиц (с трех адресных входов). Для их получения нужно входы соответствующего конъюнктора соединить непосредственно с теми адресными входами, на которых при данном коде присутствуют единицы, и через инверторы— стемивходами, на которых находятся нули. Такие соединения выполнены в схеме (рис. 3.26).

Так, на второй сверху Рис. 3.27. Схема коммутатора-мультиплексора

139

конъюнктор непосредственно поступает сигнал с входа A1 и через инверторы — с входов A2 и A3 , что при коде адреса 001 обеспечит на этом конъюнкторе три логические1, т.е. подключениеквыходумультиплексора входа D1. Входы нижнего конъюнктора соединены с адресными входами непосредственно, что при коде адреса 111 обеспечит подключение к выходу мультиплексораинформационноговходаD7 .

Отечественная промышленность выпускает несколько типов микросхемных мультиплексоров. На рис. 3.28 показано условное изображение мультиплексора

Рис. 3.28. Условное изоб- (микросхема серии К155), имеющего во- ражение мультиплексора семь информационных входов, три ад-

ресных входа для кода с весами 4, 2, 1, вход стробирования А и два выхода — прямой и инверсный. При наличии на входе А логической 1 мультиплексор блокируется: на прямом выходе устанавливается логический 0 вне зависимости от потенциалов на информационных входах. Наличие входа стробирования позволяет увеличивать число коммутируемых информационных входов.

3.5.3. Цифровой компаратор

Цифровой компаратор предназначен для определения равенства двоичных чисел.

Два числа равны при равенстве цифр в одноименных разрядах (аi = bi , где аi — цифра в i-м разряде одного числа; bi — цифра в том же разряде другого числа).

Равенство аi = bi имеет место при аi = 1, bi = 1 или при аi = 0, bi = 0. Поэтому логическая функция, выражающая это равенство, равна единице, если единице равно произведение этих цифр или произведение их инверсных значений: y = aibi + aibi . Заметим, что записанная функция — функция «Равнозначность».

Так как числа равны при равенстве цифр в первых, во вторых разрядах и в n-х разрядах, то логическая функция, выражающая ра-

140

Рис. 3.29. Схема (а) и условное изображение (б) цифрового компаратора

венство двух чисел — логическая функция, описывающая компаратор, имеет вид:

y = (a1b1 + а1b1 )(a2b2 + а2b2 )...(anbn + аnbn ).

Чтобы построить компаратор только на элементах И—НЕ, запишем ее в другой форме, используя теорему де Моргана:

a1b1 а1 b1 ...anbn a n bn = y,

–

где отрицание левой части (при изменении в правой части y на у) сделано для той же цели.

Схема, реализующая это выражение, приведена на рис. 3.29, а. Если необходимо, чтобы при равенстве кодов на выходе компаратора была логическая 1, то к выходу схемы следует присоединить инвертор.

Условное изображение цифрового компаратора приведено на рис. 3.29, б.

141