- •3. Режимы функционирования технических объектов.
- •4. Основные виды анализа технических систем (тс) при математическом
- •5. Классификация математических моделей.
- •6. Операторные модели систем (частотные, преобразование Лапласа, z-преобразование).
- •7. Свойства преобразования Лапласа.
- •9. Свойства пф. Классификация типовых пф.
- •10. Анализ систем в частотной области.
- •11. Анализ устойчивости тс: определения, критерии устойчивости, примеры анализа.
- •12. Качественный анализ технических систем. Необходимость выполнения качественного анализа технических систем, его цели.
- •13. Моделирование нелинейных систем: определение нелинейной системы, виды нелинейных характеристик элементов технических систем.
- •14. Особенности поведения и анализа нелинейных систем, методы решения систем нелинейных ду.
- •15. Модели нелинейных систем на фазовой плоскости. Анализ технических систем по фазовому портрету. Примеры построения фазовых портретов.
- •16. Факторные модели и модели регрессионного анализа. Примеры реализации.
- •17. Состав пакета OrCad. Порядок работы с пакетом OrCad.
- •18. Спектральный анализ в OrCad.
- •19. Частотный анализ в OrCad.
- •20. Статистический анализ в OrCad.
- •21. Язык моделирования pSpice. Основные семантические конструкции языка pSpice.
- •22. Язык моделирования pSpice. Описание топологии схемы.
- •23. Язык моделирования pSpice. Первые символы имён компонентов.
- •24. Язык моделирования pSpice. Классификация моделей компонентов. Имена типов моделей.
- •25. Математические операции в pSpice: классификация, порядок и примеры применения.
- •Name — имя функции;
- •27. Язык pSpice. Анализ режима по постоянному току.
- •28. Язык pSpice. Частотный анализ.
- •29. Язык pSpice. Спектральный анализ.
- •30. Язык pSpice. Анализ шума.
- •31. Примеры описания директив на языке pSpice.
- •35. Реализация поведенческой модели в пакете OrCad. Применение элементов библиотеки abm.Slb.
- •36. Моделирование аналого-цифрового преобразователя (ацп) в пакете OrCad.
- •37. Моделирование цифро-аналогового преобразователя (цап) в пакете OrCad.
- •38. Основные блоки и конструкции языка vhdl.
- •39. Модели описания цифровой системы. Примеры.
- •40. Структура описания архитектурного тела vhdl. Примеры.
- •41. Структура описания интерфейса проекта на языке vhdl. Примеры.
- •42. Синтезируемое подмножество языка vhdl.
- •43. Интерфейс и архитектура объекта в языке vhdl.
- •44. Карта портов и карта настройки в языке vhdl.
- •45. Параллельный оператор generate в языке vhdl: назначение, общая формаописания, примеры применения.
- •46. Алфавит языка vhdl.
- •47. Скалярные типы в vhdl.
- •48. Регулярные типы в vhdl.
- •49. Физические типы в vhdl. Тип time.
- •50. Стандартные типы в vhdl.
- •51. Понятия сигнала и переменной в vhdl.
- •52. Атрибуты сигналов в языке vhdl.
- •53. Атрибуты скалярного типа в языке vhdl.
- •54. Атрибуты регулярного типа в языке vhdl.
- •55. Циклы в vhdl.
- •56. Оператор ветвления и селектор в vhdl.
- •57. Объявление компонента в vhdl. Включение компонента в схему.
- •58. Модели задержки в языке vhdl. Примеры применения.
- •59. Примеры описания регистровых схем на языке vhdl. Триггер d-типа
- •Vhdl-файл имеет следующее описание:
- •D-триггер с асинхронным сбросом
- •60. Основные операции в vhdl. Приоритеты операций.
- •61. Типы std_ulogic и std_logic.
- •62. Спецификация процедуры в vhdl.
- •63. Спецификация функции в vhdl.
- •Объявление функции
- •64. Пакет std_logic_arith. Функции преобразования типов.
61. Типы std_ulogic и std_logic.
Каждый тип данных в VHDL имеет определенный набор принимаемых значений и набор допустимых операций.
STD_LOGIC(битовый) - представляет один бит данных . Объекты данного типа могут принимать 9 состояний. Данный тип определён стандартом IEEE1164 для замены типа BIT.
( BIT (битовый) - содержит значение 0 или1)
STD_ULOGIC(только для одного источника), то же, что и STD_LOGIC, только в нем не определена функция разрешения, используемая для определения значения сигнала, имеющего несколько источников (драйверов).
62. Спецификация процедуры в vhdl.
В языке VHDL имеются операции следующих категорий:
1. Логические операции
2. Операции отношений
3. Операции сложения/вычитания
4. Операции умножения/деления
5. Прочие
Приоритет операций возрастает от категории 1 к категории 5. Операции одной категории имеют одинаковый приоритет и выполняются в последовательности: слева направо. Скобки используются для изменения последовательности исполнения.
Операции логические
Существует шесть логических операций: and, or, nand, nor, xor, not.
Операции применимы к типам BIT, BOOLEAN, к одноразмерным массивам BIT и BOOLEAN. При выполнении битовые значения ‘0’ и ‘1’ интерпретируются как булевские FALSE и TRUE. Результат имеет тот же тип, что и операнды. Операция not – унарная операция, она имеет приоритет категории 5.
Операции отношений
В языке VHDL имеются следующие операции отношений:
=, /=, <, <=, >, >=
Результатом выполнения любой операции отношений является булевское выражение BOOLEAN. Операции равенства ( = ) и неравенства ( /= ) допустимы со всеми типами, за исключением типа “файл”. Остальные четыре операции допустимы над скалярными типами (целочисленными, перечислимыми) или над массивами дискретного типа. Когда операндами являются массивы, то сравнение выполняется слева направо по одному элементу
Операции суммирования, вычитания, конкатенации
Операции имеют обозначения:
+, -, &.
Операнды, участвующие в операциях сложения ( + ) и вычитания ( - ) должны быть одного числового типа, результат оказывается того же типа. Операндами в конкатенации ( & ) могут быть или отдельные элементы или одномерные массивы. Результат выдается в виде массива, например при выполнении конкатенации:
‘0’ & ‘1’
образуется массив символов “01”, или еще пример:
‘C’ & ‘A’ & ‘T’
дает “CAT”.
Операции умножения, деления
К этой группе оператций относятся: *, /, mod, rem.
Операнды умножения ( * ) и деления ( / ) должны быть одновременно либо целочисленного типа (integer) либо типа с плавающей запятой (floating point). Результат всегда того типа, что и операнды. Операция умножения может иметь один операнд физического типа, а другой – либо целочисленного, либо натурального типа. Результат выдается в виде физического типа.
В операции деления допустимо делить объект физического типа на целочисленный или натуральный. Результат - всегда физического типа. Деление физического типа на физический дает целочисленный результат.
Операции остатка ( rem ) и “деления по модулю” ( mod ) в качестве операндов могут иметь целочисленные типы и результат - целочисленного типа. Результат rem имеет знак первого операнда и определяется следующим образом:
A rem B = A - ( A / B ) * B
Результат mod имеет знак второго операнда и определяется следующим образом:
A mod B = A – B * N,
где N – некоторое целое.
Прочие операции
К их числу следует отнести: Abs, ** и другие. Операция выделения абсолютного значения ( abs ) совместима с любым числовым типом операнда. Операция возведения в степень ( ** ) операндом слева имеет целое или тип с плавающей точкой, а в качестве правого операнда (степень) - только целое.