50. Стандартные типы в vhdl.

В комплект стандартной является предопределенным в компиляторе.

Типы, определенные включают в себя: немного bit_vector типичные сигналыцелое положительное типичных природных переменныхлогическое буквенная типичный переменных в режиме реального времени delay_length типичный переменных

Нажмите на стандарт , чтобы функции, определенные

Примечание: Этот пакет должен быть обеспечен компилятор, не используйте это.

Пакет textio обеспечивает ввод пользователем / вывода

Типы, определенные включают в себя: строки текста стороне ширина

Функции, определенные включают в себя: Readline читать WriteLine записи лицевой линии

Нажмите на textio чтобы узнать, как вызвать функции

Пакет std_logic_1164 обеспечивает повышенную типа сигнала

Типы, определенные включают в себя: std_ulogic std_ulogic_vector

std_logic std_logic_vector

Нажмите на std_logic_1164 для просмотра доступных функций

Пакет std_logic_textio обеспечивает ввод / вывод для типов 1164

Функции, определенные включают в себя: Readline читать

WriteLine записи лицевой линии

Нажмите на std_logic_textio чтобы узнать, как вызвать функции

Пакет std_logic_arith обеспечивает численного

Это имя пакета, к сожалению швы иметь несколько определений:

std_logic_arith_syn.vhd

определяет виды подписанных и неподписанных и

имеет арифметических функций, которые работают на типы сигналов

подписанных и неподписанных и std_logic_vector и std_ulogic_vector,

но с добавлением к Б std_logic_vector типа, нуждается в

без знака (A) + без знака (B).

Нажмите на std_logic_arith_syn увидеть функций, определенных

std_logic_arith_ex.vhd

имеет арифметических функций, которые работают на типы сигналов

std_logic_vectorи std_ulogic_vector

Нажмите на std_logic_arith_ex увидеть функций, определенных

Пакет numeric_bit обеспечивает численного

Типы, определенные включают в себя: неподписанных подписано массивы типа бит для сигналов

Нажмите на numeric_bit увидеть функций, определенных

Пакет numeric_std обеспечивает численного

Типы, определенные включают в себя: неподписанных подписано массивы типа std_logic сигналов

Нажмите на numeric_std увидеть функций, определенных

Пакет std_logic_signedобеспечивает подписал численного

от типа std_logic_vector

Нажмите на std_logic_signed увидеть функций, определенных

Пакет std_logic_unsigned обеспечивает неподписанных численного

от типа std_logic_vector

Нажмите на std_logic_unsigned увидеть функций, определенных

Пакет math_real обеспечивает численного

по типу реального

Нажмите на math_real увидеть функций, определенных

Это заявление и тело находятся в mathpack

Пакет math_complex обеспечивает численного

Типы, определенные включают в себя: комплекс, complex_vector, complex_polar

Нажмите на math_complex увидеть функций, определенных

Это заявление и тело находятся в mathpack

51. Понятия сигнала и переменной в vhdl.

Существуют два основных вида объектов, используемых для хранения данных. Первый вид, используемый в основном в структурных данных и описания потоков, это сигнал. Второй, который может быть использован только в процессах называется переменной. Переменная ведет себя, как можно было бы ожидать на языке, программирование, которое сильно отличается от поведения сигнала.

Хотя переменные представляют данные как сигнал, что у них нет или вызвать события и изменяется по-разному. Переменные изменяются с присваивания. Например,

а: = b;

присваивает значение b в a. Значение просто копируются немедленно. Поскольку переменные могут быть использованы только в процессах, оператор присваивания может появиться только в процессе. Задание выполняется, когда процесс выполняется, как описано в предыдущем разделе.

Следующий пример показывает, как переменная используется в процессе.

count: process (x)

variable cnt : integer := -1;

begin

cnt:=cnt+1;

end process;

Объявления переменных предстать перед ключевым словам begin процесса заявлением, как в примере. Объявление переменной так же, как сигнал декларации, кроме ключевой variableслово используется вместо signal. Объявление в данном примере включает необязательную часть, которая определяет начальное значение переменной, когда моделирование начинается.Инициализации часть включены, добавив:= и некоторые постоянные выражения по типу частью декларации. Эта инициализация часть также может быть включен в сигнал деклараций.Переменная cnt объявлен типа число. Целочисленный тип представляет отрицательные и положительные целые значения.

Процесс в этом примере содержит один оператор, оператор присваивания. Это назначение вычисляет значение cntплюс один, и сразу же сохраняет новое значение в переменной cnt. Таким образом, кол-во будет увеличиваться на один каждый раз, этот процесс будет выполнен. Помните, что из предыдущего раздела, что процесс выполняется один раз в начале моделирования, а затем каждый раз, когда событие происходит на любой сигнал в списке чувствительности. Так как значение инициализации -1, а процесс выполняется один раз перед началом моделирования, значение cnt будет равен 0, когда моделирование начинается. После моделирования начинается, cnt будет увеличиваться на один каждый раз изменения сигнала х, так как х в списке чувствительности. Если х битный сигнал, то этот процесс будет подсчитать количество передний и задний фронты, которые происходят на сигнал х.