3.1.4 Синхронні тригери, що тактуються імпульсом

Із синхронних тригерів, що тактуються імпульсом, знайшли застосування два: RS- і D-тригери. Синхронний RS-тригер буде розглянутий нижче в складі JK-тригера. D-тригер і його функціональний опис представлені на рис. 3.5. Даний тип синхронного тригера широко використається в цифрових пристроях (ІС 155ТМ5, ТМ7 або SN 7477, 7475). У літературі за цією схемою вкоренився термін тригер-затвор. Елементи 3 і 4 схеми утворять комірку пам’яті ( -тригер), а елементи 1 і 2 – схему керування. D-тригер сприймає вхідний керуючий сигнал на вході D тільки при синхросигналі C=1, переходячи в стан, запропонований D-входом (рис. 3.5, г). Закон функціонування (характеристичне рівняння) дуже просте:

_{Qt+1 = Dt. (3.1)}

а) схема б) позначення на функціональній схемі в) часові діаграми роботи г) таблиця станів (переходів) тригера д) діаграма, що пояснює часові параметри t_s і t_h

Рисунок 3.5  Синхронний D-тригер

Як видно з часової діаграми роботи рис. 3.5, при C=1 Q-вихід повторює сигнал на вході D із затримкою, що знайшло відображення в позначенні входу й типу тригера: Delay  затримка. При C=0 на виходах елементів 1 і 2 установлюються неактивні для -тригера сигнали ( = =1), обумовлюючи режим зберігання записаної при C=1 інформації. Оскільки в режим зберігання D-тригер переходить за спадом C-сигналу, є важливим виключити збій під час цього переходу. Досягається це тим, що всякі зміни сигналу на D-вході повинні припинитися за якийсь час до спаду C-сигналу, що називається часом передвстановлення t_s (setup time) і можуть знову відновитись після зрізу C-сигналу, але не раніше, ніж через час витримки t_h (hold time). Орієнтовно t_s=(1...2), а t_s=0,5...1. Вимога незмінності вхідного(их) керуючого(их) сигналу(ів) у момент переходу тригера в стан зберігання відноситься й до інших типів синхронних тригерів.

На рис. 3.5 виділеними лініями показані також входи й для асинхронної установки тригера в одиничний ( =0, =1) або нульовий ( =1, =0) стан. Дані входи мають більш високий пріоритет перед синхронними входами (тобто тими входами, які контролюються синхросигналом C), тому що блокують вхідні вентилі 1 і 2 схеми керування. Асинхронні входи називають ще настановними.

3.1.5 Синхронний двоступінчастий jk-тригер типу ms

JK-тригер типу MS із додатковою логікою 3І на J- і K-входах (інтегральна схема типу К155ТВ1* або SN 7472). Функціональне позначення цього тригера наведене на рис. 3.6, а, а його спрощена функціональна модель на елементах І-НІ представлена на рис. 3.6, б. Тригер даного типу складається із двох послідовно включених елементарних тригерів із протифазною синхронізацією. При цьому перший тригер є провідним або M-тригером (master– хазяїн), бо виконує логічну функцію, а другий  веденим або S-тригером (Slave раб, підлеглий). Ведений тригер виконує тільки допоміжну функцію зберігання стану провідного при синхросигналі C=1. Роботу JK-тригера розглянемо за схемою його функціонального аналога рис. 3.6, б у послідовності, що відповідає рядкам таблиці рис. 3.6, в.

При J=K=0 синхросигнал C=1 вхідні елементи 1 і 2 блоковані й M-тригер перебуває в режимі зберігання. Відзначимо, що при C=1 (незалежно від стану J- і K-входів) S-тригер завжди перебуває в режимі зберігання, тому що вхідні кон’юнктури 5, 6 блоковані інверсним сигналом , що становить суть протифазної системи синхронізації.

а) зображення на функціональній схемі б) функціональна модель реального JK-тригера в) таблиця функціонування JK-тригера г) таблиця керування переходами JK-тригера д) часові діаграми роботи

Рисунок 3.6  Синхронний JK-тригер типу MS і його функціональний опис

Рисунок 3.7 Діаграми помилкових спрацьовувань JK-тригера SN 7472

При J=0 і K=1 синхросигналом C=1 може бути відкритий лише 2-й елемент і тільки за умови, що перед надходженням C-сигналу (тобто коли сигнал C дорівнював 0) S-тригер мав "1" (Q_s=1, =0). Тоді за спадом C-сигналу(C=), перш ніж M-тригер буде блокований від впливу вхідних сигналів по J- і K-входах, S-тригер приймає стан M-тригера й буде зберігати 0-стан. Якщо ж S-тригер при C=0 був в 0-стані, то він так і залишиться в цьому стані, тому що M-тригер буде перебувати в режимі зберігання. Описане вище, можна відобразити наступним співвідношенням

У силу симетрії схеми легко показати, що при J=1 і K=0 буде справедливо

Узагальнюючи розглянуті випадки для J=K=0 і JK, можна дійти висновку, що JK-тригер поводиться як синхронний RS-тригер, коли J-вхід виконує функцію S-входу, а K-вхід – функцію R-входу.

Суттєво відмінним від RS-тригера, є поводження JK-тригера при J=K=1. Для RS-тригера такий стан входів заборонений. У даній же схемі при будь-якому стані S-тригера сигнали оберненого зв’язку відкривають для C-сигналу саме той вхідний кон’юнктор, пройшовши через який С-сигнал переведе M-тригер у стан, протилежний стану S-тригера. За спадом C-сигналу (С=) JK-тригер перемінить стан своїх виходів (тобто стан S-тригера) на протилежний, реалізуючи рахунковий або T-режим (toggle - перемикач). Функціонування JK- тригера може бути описано характеристичним рівнянням

, (2.2,)

якому відповідає таблиця керування переходами JK-тригера при C=Z (рис. 3.6, г). Дане рівняння може бути перетворене в характеристичне рівняння T-тригера (при J=K=T), для якого T-режим є основним і єдиним:

_{. (2.3)}

Умова J=K=T визначає спосіб перетворення схеми JK-тригера в T-тригер, що і реалізують функцію додавання по mod 2 для вхідного й вихідного сигналів тригера.

Часові діаграми роботи JK-тригера, що ілюструють його перемикання при різних сполученнях сигналів на його входах, наведені на рис. 3.6, д.

Двоступінчастий синхронний JK-тригер типу MS є непрозорим для вхідних сигналів J і K при будь-якому значенні синхросигнала С. Кожна його щабель сама по собі прозора, але тому що вони включені послідовно, то яка-небудь із них при протифазній синхронізації буде замкнена. Непрозорість – позитивна властивість тригерів. Однак, на відміну від RS- і D-тригерів типу MS (у цій роботі вони не розглядаються), JK-тригер типу MS має підступну властивість, що одержало назву проникності для перешкод по входу J або K, якщо C=1. Ця властивість відображена на діаграмі рис. 3.7. Нехай тригер перебуває в стані "0" і при цьому J=K=0. У цій ситуації черговий C-сигнал (точніше його спад) не змінить стану тригера. Однак якщо при C=1 на J-вхід тригера надійде коротка одинична перешкода, то вона, пройшовши через відкритий 1-ий кон’юнктор перемкне M-тригер у стан "1". Потім за спадом C-сигналу M-тригер передасть свій одиничний (помилковий) стан у другий щабель, тобто на вихід. Це так званий факт захвата 1 JK-тригером. У силу симетрії схеми в ній проявляється й факт захвата 0. Тому розроблювач, використовуючи тригери даного типу, зобов’язаний забезпечити закінчення всіх перехідних процесів у логічних схемах, що формують J- і K-рівні, ще до початку C-сигналу. Протягом усього часу, коли C=1, рівні на J- і K-входах не повинні змінюватися.