- •1 Лабораторна робота №1 вивичення схем булевих функцій двох змінних
- •1.1 Основні положення
- •1.2 Варіанти індивідуальних завдань
- •1.3 Загальні зауваження до виконання індивідуальних завдань
- •1.4 Порядок виконання роботи
- •1.5 Зміст звіту
- •1.6 Контрольні запитання
- •2 Лабораторна робота №2 комбінаційні схеми
- •2.1 Основні положення
- •2.2 Варіанти індивідуальних завдань
- •2.3 Порядок виконання роботи
- •2.4 Зміст звіту
- •2.5 Контрольні запитання
- •3.1.3 Асинхронні тригери. Тригер типуRs
- •3.1.4 Синхронні тригери, що тактуються імпульсом
- •3.1.5 Синхронний двоступінчастий jk-тригер типу ms
- •3.1.6 Синхронний d-тригер з динамічним керуванням
- •3.1.7 Jk-тригер із внутрішньою затримкою й динамічним керуванням
- •3.1.8 Приклад розгляду схем із тригерами, їхнього аналізу й застосування в ца
- •3.2 Варіанти індивідуальних завдань
- •3.2.1 Аналіз jk-тригера із внутрішньою затримкою й динамічним керуванням
- •3.2.2 Дослідження тригерних схем, побудованих на базі d- і jk- тригерів
- •3.2.3 Дослідження схеми перетворення синхропослідовності у двофазну послідовність на частоті, рівної 1/2f генератора сі
- •3.2.4 Схема формування двох послідовностей імпульсів зі зрушенням на чверть періоду відносно один одного
- •3.2.5 Синхронізатор зовнішнього одиночного імпульсу довільної тривалості
- •3.2.6 Синхронізатор зовнішнього одиночного імпульсу з додатковою функцією генерації пачки імпульсів
- •3.3 Порядок виконання роботи й зміст звіту
- •3.4 Контрольні запитання
- •Лабораторна робота № 4 регістри й лічильники на основі тригерів. Аналіз і синтез
- •4.1 Регістри. Основні положення
- •4.2 Лічильники. Основні положення
- •4.3 Індивідуальні завдання. Дослідження готових імс регістрів і лічильників в інтегральному виконанні
- •4.4 Порядок виконання роботи
- •4.5 Зміст звіту
- •4.5 Контрольні запитання
- •5 Лабораторна робота № 5 аналіз і синтез моделей цифрових автоматів
- •5.1 Основні положення
- •5.1.1 Математичні моделі цифрових автоматів
- •5.1.2 Табличний спосіб завдання ца
- •5.1.3 Канонічний метод синтезу ца
- •5.1.4 Приклад синтезу ца канонічним методом
- •5.1.5 Завдання ца графом
- •5.2 Приклад синтезу ца із «жорсткою» логікою управління
- •5.2.1 Принцип роботи мікропрограмного автомата із жорсткою логікою управління
- •5.2.2 Приклад проектування мікропрограмного автомата із жорсткою логікою управління
- •5.3 Варіанти індивідуальних завдань (із)
- •5.4 Зміст звіту
- •Література
4.4 Порядок виконання роботи
4.4.1 Зібрати схеми й провести її дослідження відповідно до варіанта (1-8) для регістру. Побудувати часові діаграми вхідних, вихідних сигналів.
4.4.2 Зробити дослідження схеми лічильника 555ИЕ13 (варіанти1 - 6).
4.4.3 Зробити дослідження схеми десяткового лічильника ІС КМ555ИЕ9 (варіанти 7 - 8).
4.5 Зміст звіту
4.4.1 Схема випробування й часові діаграми роботи регістру, таблиці його функціонування.
4.4.2 Основні етапи синтезу синхронного лічильника з довільним модулем і його схемою.
4.4.3 Схема випробування й часові діаграми роботи лічильника з довільним модулем.
4.4.4 Схему випробування й часові діаграми роботи лічильника КМ555ИЕ13 (КМ555ИЕ9).
4.5 Контрольні запитання
4.5.1 Призначення регістрів. На яких елементах побудовані регістри?
4.5.2 Прокоментуйте особливості схеми nрозрядних регістрів: пам’яті, зсуву вправо/вліво, універсального регістру.
4.5.3 Назвіть призначення входів регістрів: пам’яті, зсуву вправо/вліво, універсального регістру.
4.5.4 Призначення лічильників. На яких елементах побудовані лічильники?
4.5.5 Прокоментуйте особливості схем: асинхронного лічильника з послідовним переносом, синхронного лічильника з паралельним переносом, лічильника з заданим коефіцієнтом ділення.
5 Лабораторна робота № 5 аналіз і синтез моделей цифрових автоматів
Метароботи− освоєння основних етапів синтезу й створення нескладних моделей цифрових автоматів (ЦА) - обчислювальних пристроїв (ОП) з пам’яттю (на послідовністних схемахтригерах, лічильниках, регістрах, їхніх комбінаціях) у вигляді опису їхнього стану (таблицями, графом, граф-схемою алгоритму – ГСА, їхньою комбінацією), розробки й моделюванню їх з використанням механізму імітаційного моделювання програми Electronics Workbench (EWB).
5.1 Основні положення
ЦА називають пристрої, вихідне слово Yі(t)яким (y1,y2, …,уі) залежать не тільки від значень вхідного слова Хк(у виглядіх1,х2, …,хк), але й від стану ЦАZmу минулий (t-1) момент часу. У такий спосіб ЦА, у деякому змісті, запам’ятовує минулі впливиХ(t-1,t-2, …,t-n) у відмінності від КС, вихідне словоYі(t)яких визначається значеннямХк(у виглядіх1,х2, …,хк) у будь-який момент часуTоднозначно. Тим або іншим вмістом пристроїв з пам’яттю (Пn) у ЦА визначається йоговнутрішній стан (або простий станZm). Зовнішній прояв різних станів ЦАце йогорізні реакції (у вигляді, наприклад, різних вихідних слівYі) при тих самих значеннях вхідних слівХк)на однакові вхідні впливиХк (у виглядіх1,х2, …,хк).
У загальному випадку можна виділити кілька етапів синтезу ЦА:
- формування списку (масиву, алфавіту) вхідних (Хк), вихідних (Yі) логічних сигналів згідно умов роботи розглянутої схеми (або вузла, плати, пристрою, ін.) шляхом словесного опису або складання таблиці входів (Хк) і виходів (Yі) зазначеного ЦА;
- визначення необхідного числа станів ЦА виходячи з поставленого завдання й формалізованих даних (див. п.1);
- побудова попередньої таблиці (або графа, ГСА) функціонування ЦА, що зв’язує вхідні (Хк), вихідні (Yі) сигнали й внутрішні (Zm) його стану. Цей етап збігається із завданням синтезу абстрактного ЦА (тобто без прив’язки до конкретної бази «будівельних» елементів електронної схеми ЦА, наприклад серії ІС типу КР1533...);
- побудова остаточної таблиці (або графа, ГСА) функціонування ЦА й складання таблиці переходів ЦА (від Zt-1доZt), виходів (Yі) і перемикання пам’яті (Пn) під впливом вхідних (Хк), вихідних (Yі) сигналів і функцій порушення (звичайно у вигляді КС) схем пам’яті (Пn) (наприклад, на тригерах) для перекладу ЦА в стан (відZtдоZt+1);
- мінімізація отриманих виразів, побудова логічних функцій і їхня прив’язка до обраного логічного базису з наступною побудовою електричної принципової схеми.
Стосовно до лабораторного практикуму перелік доповнений обов’язковим етапом дослідження (моделювання) отриманих схем ЦА «на робочому столі» програми EWB (на предмет перевірки правильності їхнього функціонування) за допомогою одного з двох підходів:
а - віртуальних пристроїв з бібліотеки моделей (БМ) EWB;
б - існуючих цифрових інтегральних схем (ІС) із БМ EWB.