3.4 Порядок виконання роботи

3.4.1 Зібрати схеми й провести її дослідження відповідно до варіанта (1-8) для регістру. Побудувати часові діаграми вхідних, вихідних сигналів.

3.4.2 Зробити дослідження схеми лічильника ІС КМ555ИЕ13 (варіанти 1 - 6).

3.4.3 Зробити дослідження схеми десяткового лічильника ІС КМ555ИЕ9 (варіанти 7 - 8).

3.5 Зміст звіту

3.4.1 Схема випробування й часові діаграми роботи регістру, таблиці його функціонування.

3.4.2 Основні етапи синтезу синхронного лічильника з довільним модулем і його схемою.

3.4.3 Схема випробування й часові діаграми роботи лічильника з довільним модулем.

3.4.4 Схему випробування й часові діаграми роботи лічильника КМ555ИЕ13 (КМ555ИЕ9).

3.5 Література

1. Каган Б.М.Электронные вычислительные машины и системы: Учебное пособие для вузов. – М.: Энергоатомиздат, 1991.-592 с.: ил.

2. Угрюмов Е. П. Проектирование элементов и узлов ЭВМ: Учеб. пособие для вузов. – М.: Высшая Школа, 1987.-318 с.: ил.

3. Потемкин И. С. Функциональные узлы цифровой автоматики. – М.: Энергоатомиздат, 1988.-320 с.: ил.

4. Зельдин Е. А.Цифровые интегральные микросхемы в информационно-измерительной аппаратуре. – Л.: Энергоатомиздат, 1986.-280 с.: ил.

5. Пухальский г.и., Новосельцева Т. Я. Проектирование дискретных устройств на интегральных микросхемах: Справочник. -М.: Радио и связь, 1990.-304 с.: ил.

6. Цифровые ЭВМ: Практикум/ К.Г.Самофалов, В.И.Корнейчук, В.П.Тарасенко; Под общ. ред. К.Г.Самофалова. - К.: Выща шк.,1990.-225с.: ил.

7. Скляров В. А. Синтез автоматов на матричных БИС / Под. Ред. С. И. Баранова. – Минск: Наука и техника, 1984.-288 с.: ил.

8. Угрюмов Е. П. Цифровая схемотехника.- СПб.: БХВ – Санкт-Петербург, 2000. – 528 с.: ил.

9. Бабич М.П., Жуков І.А.Комп`ютерна схемотехніка.-Київ.:МК-Прес, 2004.-412 с.: іл.

10. Буняк А.Електроніка та мікросхемотехніка.-Київ-Тернопіль:СМП «Астон», 2001.-382 с: іл.

11. Кудерметов Р.К., Щербаков А.М., Грушко С.С..Прикладна теорія цифрових автоматів. Навчальний посібник.-Запоріжжя, ЗНТУ, 2008.-190 с.: іл.

12. Афанасьев В.А. ПТЦА. Лабораторные работы, 2002:www.yroka.net.ru;

13. Нефедов А.В.Интегральные микросхемы и их зарубежные аналоги: Справочник в 16 томах-М.: «КУбК-а», 1996-2001гг.

14. Электронные каталоги, справочники по микросхемам: www.chipdocs.ru,www.chipinfo.ru,www.electroscheme.ru, др.

4 Лабороторна робота №4 аналіз і синтез моделей цифрових автоматів

Метароботи− освоєння основних етапів синтезу й створення нескладних моделей цифрових автоматів (ЦА) - обчислювальних пристроїв (ОП) з пам’яттю (на послідовністних схемах - тригерах, лічильниках, регістрах, їхніх комбінаціях) у вигляді опису їхнього стану (таблицями, графом, граф-схемою алгоритму – ГСА, їхньою комбінацією), розробки й моделюванню їх з використанням механізму імітаційного моделювання програми Electronics Workbench (EWB).

4.1 Основні положення

ЦА називають пристрої, вихідне слово Y_і(t)яким (y₁, y_2, …, у_і) залежать не тільки від значень вхідного слова Х_к(у виглядіх₁, х_2, …, х_к), але й від стану ЦАZ_mу минулий (t-1) момент часу. У такий спосіб ЦА, у деякому змісті, запам’ятовує минулі впливиХ(t-1,t-2, …,t-n) у відмінності від КС, вихідне словоY_і(t)яких визначається значеннямХ_к(у виглядіх₁,х_2, …,х_к) у будь-який момент часуTоднозначно. Тим або іншимвмістом пристроїв з пам’яттю (П_n) у ЦА визначається йоговнутрішній стан (або простий стан Z_m). Зовнішній прояв різних станів ЦАце йогорізні реакції (у вигляді, наприклад, різних вихідних слівY_і) при тих самих значеннях вхідних слівХ_к)на однакові вхідні впливиХ_к (у виглядіх₁,х₂, …,х_к).

У загальному випадку можна виділити кілька етапів синтезу ЦА:

- формування списку (масиву, алфавіту) вхідних (Х_к), вихідних (Y_і) логічних сигналів згідно умов роботи розглянутої схеми (або вузла, плати, пристрою, ін.) шляхом словесного опису або складання таблиці входів (Х_к) і виходів (Y_і) зазначеного ЦА;

- визначення необхідного числа станів ЦА виходячи з поставленого завдання й формалізованих даних (див. п.1);

- побудова попередньої таблиці (або графа, ГСА) функціонування ЦА, що зв’язує вхідні (Х_к), вихідні (Y_і) сигнали й внутрішні (Z_m) його стану. Цей етап збігається із завданням синтезу абстрактного ЦА (тобто без прив’язки до конкретної бази «будівельних» елементів електронної схеми ЦА, наприклад серії ІС типу КР1533...);

- побудова остаточної таблиці (або графа, ГСА) функціонування ЦА й складання таблиці переходів ЦА (від Z_t-1доZ_t), виходів (Y_і) і перемикання пам’яті (П_n) під впливом вхідних (Х_к), вихідних (Y_і) сигналів і функцій порушення (звичайно у вигляді КС) схем пам’яті (П_n) (наприклад, на тригерах) для перекладу ЦА в стан (відZ_tдоZ_t+1);

- мінімізація отриманих виразів, побудова логічних функцій і їхня прив’язка до обраного логічного базису з наступною побудовою електричної принципової схеми.

Стосовно до лабораторного практикуму перелік доповнений обов’язковим етапом дослідження (моделювання) отриманих схем ЦА «на робочому столі» програми EWB (на предмет перевірки правильності їхнього функціонування) за допомогою одного з двох підходів:

а - віртуальних пристроїв з бібліотеки моделей (БМ) EWB;

б - існуючих цифрових інтегральних схем (ІС) із БМ EWB.