Архангелский Справочное пособие по ПСпице и Десигн Центер 1996

RS- и D-триггеры-защелки с потенциальным управлением (продолжение)

Программируемые логические матрицы

ПРОГРАММИРУЕМЫЕ ЛОГИЧЕСКИЕ МАТРИЦЫ

Программируемые логические матрицы ПЛМ (PLA - Programmable Logic Arrays), только начиная с PSpice 5

Форма оператора

U<имя> <тип ПЛМ> (<число входов>, <число выходов>)

+<узел питания +> <узел питания -> <узлы входов> <узлы выходов>

+<модель задержек> <модель входа/выхода>

+[FILE=<имя файла>]

+[DATA=<символ системы счисления>$<данные программы>$]

+[MNTYMXDLY=<уровень>] [IO_LEVEL=<уровень>]

Форма описания модели задержек

.MODEL <имя модели> UPLD [(<параметры модели>)]

Примеры

1)UD2X4 PLANDC(2,4) 1$G_DPWR $G_DGND X1 X2 Q1 Q2 Q3 Q4

+PLD_MDL IO_STD

+DATA=B$

+01 01

+10 01

+01 10

+10 10

$

2)UD2X4 PLANDC(2,4) 1$G_DPWR $G_DGND X1 X2 Q1 Q2 Q3 Q4

+PLD_MDL IO_STD FILE=“D2X4.JED”

Впримерах описан двумя способами дешифратор 2х4. Он имеет два входа X1, X2 и четыре выхода Q1, Q2, Q3, Q4. Если входные сигналы равны (“0”,”0”), то Q1=“1”, если входные сигналы равны (“1”,”0”), то Q2=“1” и т.д. Для построения дешифратора использована матрица элементов И со входами прямого и дополнительного кода. В первом примере программа описана спецификацией DATA. Каждая строчка описания соответствует одному выходу, а пары чисел -

Программируемые логические матрицы (продолжение)

входам прямого и обратного кода. Во втором примере программа записана во внешнем фале D2X$.JED.

Пояснения

ПЛМ представляют собой матрицы логических элементов одного типа и имеют ряд входов, составляющих столбцы матрицы, и ряд выходов, образующих строки. К каждому выходу подключен выход одного логического элемента. Управляющие сигналы определяют программу работы ПЛМ: какие входы соединяются с логическими элементами.

В операторе, описывающем ПЛМ, программа может быть задана двумя способами: или спецификацией FILE, определяющей имя файла, содержащего программу в формате JEDEC, или спецификацией DATA, после которой следует программа.

Если используется спецификация FILE, то <имя файла> задается или текстовой константой, заключенной в кавычки “”, или текстовым выражением, заключенным в вертикальные черточки ||. При наличии спецификации FILE спецификация DATA игнорируется, даже если она присутствует в операторе.

Если отсутствует спецификация FILE, то программа задается спецификацией DATA. После ключевого слова DATA указывается <символ системы счисления>: B - двоичная, O - восьмеричная, X - шестнадцатиричная. Затем между знаками $ записывается программа. Она может писаться слитно или разделяться в любых местах пробелами для удобства понимания и контроля. Программа начинается с символа соединения первого входа с элементом, управляющим первым выходом. Символ “0” означает, что вход не подключен к элементу, а символ “1” - что подключен. Далее для матриц без входов дополнительного кода следует описание соединения второго входа с первым элементом и т.д. Для матриц со входами прямого и дополнительного кода входы перебираются попарно: первый вход прямого входа, первый вход дополнительного кода, второй вход прямого входа и т.д. После того, как все входы перебраны, аналогичным образом программируется соединение входов со вторым элементом и т.д.

Программируемые логические матрицы (продолжение)

Параметры модели задержек

(размерность всех параметров, кроме последнего - секунды)

ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (ПЗУ, ROM)

Форма оператора

U<имя> ROM (<число адресных входов>, <число разрядов (выходов)>)

+<узел питания +> <узел питания -> <вход разрешения чтения>

+<старший разряд адреса> ... <младший разряд адреса>

+<старший разряд выхода> ... <младший разряд выхода>

+<модель задержек> <модель входа/выхода>

+[FILE=<имя файла>]

+[DATA=<символ системы счисления>$<данные программы>$]

+[MNTYMXDLY=<уровень>] [IO_LEVEL=<уровень>]

Форма описания модели задержек

.MODEL <имя модели> UROM [(<параметры модели>)]

Примеры

1)UROM16X8 ROM(4,8) UP UM ENABLE

+A3 A2 A1 A0 Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0

+ROM_MDL IO_STD

+DATA=X$

+F1 0A 00 14

+00 01 50 3E

+0B C1 D6 90

+BF 1C AD E0

$

2)UROM16X8 ROM(4,8) UP UM ENABLE

+A3 A2 A1 A0 Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0

+ROM_MDL IO_STD

+FILE=“ROM16X8.INT”

В примерах описана двумя способами память на шестнадцать 8-разрядных чисел. Она имеет 4 адресных входа A3, A2, A1, A0 и 8 выходов Q7, Q6, ..., Q0. Вход разрешения чтения ENABLE. В первом примере данные, загруженные в память, описаны спецификацией DATA. Во втором примере данные записаны во внешнем фале

ROM4X8.INT.

Пояснения

В постоянное запоминающее устройство ПЗУ загружены данные (программа), которые можно читать при сигнале, равном “1” на входе разрешения чтения. Число ячеек ПЗУ определяет <число адресных входов> Nвх как 2Nвх. Разрядность данных определяет <число разрядов (выходов)>.

При отсутствии сигнала “1” на входе разрешения чтения выходы находятся в высокоомном состоянии “Z”. При подаче сигнала разрешения они переключаются в состояние, определяемое содержимым выбранной ячейки с задержками Tped. Если при сигнале разрешения, равном “1”, переключаются сигналы на адресных входах, то переключение выходов происходит с задержками Tpad.

В операторе, описывающем ПЗУ, загружаемые данные могут быть заданы двумя способами: или спецификацией FILE, определяющей имя файла, содержащего данные в формате INTEL HEX, или спецификацией DATA, после которой следуют данные.

Если используется спецификация FILE, то <имя файла> задается или текстовой константой, заключенной в кавычки “”, или текстовым выражением, заключенным в вертикальные черточки ||. При наличии спецификации FILE, спецификация DATA игнорируется, даже если она присутствует в операторе.

Если отсутствует спецификация FILE, то загружаемые данные задаются спецификацией DATA. После ключевого слова DATA указывается <символ системы счисления>: B - двоичная, O - восьмеричная, X - шестнадцатиричная. Затем между знаками $ записываются данные. Они могут писаться слитно или разделяться в любых местах пробелами для удобства понимания и контроля. Данные записываются, начиная с первого бита числа, лежащего по нулевому адресу, затем следует его второй бит и т.д. После записи всех битов этого числа аналогично указываются биты числа по первому адресу и т.д.

Параметры модели задержек

(размерность всех параметров, кроме последнего, - секунды)

ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО Форма оператора

U<имя> RAM (<число адресных входов>, <число разрядов (выходов)>)

+<узел питания +> <узел питания ->

+<вход разрешения чтения> <вход разрешения записи>

+<старший разряд адреса> ... <младший разряд адреса>

+<старший разряд входа данных> ... <младший разряд входа данных>

+<старший разряд выхода> ... <младший разряд выхода>

+<модель задержек> <модель входа/выхода>

+[FILE=<имя файла>]

+[DATA=<символ системы счисления>$<данные программы>$]

+[MNTYMXDLY=<уровень>] [IO_LEVEL=<уровень>]

Форма описания модели задержек

.MODEL <имя модели> URAM [(<параметры модели>)]

Примеры

1)URAM16X8 RAM(4,8) 1$G_DPWR $G_DGND EREAD EWRITE

+A3 A2 A1 A0 X7 X6 X5 X4 X3 X2 X1 X0 Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0

+ROM_MDL IO_STD

+DATA=X$

+F1 0A 00 14

+00 01 50 3E

+0B C1 D6 90

+BF 1C AD E0 $

2)URAM16X8 RAM(4,8) 1$G_DPWR $G_DGND EREAD EWRITE

+A3 A2 A1 A0 X7 X6 X5 X4 X3 X2 X1 X0 Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0

+ROM_MDL IO_STD

+FILE=“RAM16X8.INT”

Впримерах описана двумя способами память на шестнадцать 8-разрядных чисел. Она имеет 4 адресных входа A3, A2, A1, A0, 8 входов данных X7, X6, ..., X0 и 8 выходов Q7, Q6, ..., Q0. Вход разрешения чтения - EREAD, вход разрешения