Архангелский Справочное пособие по ПСпице и Десигн Центер 1996

Вентили с тремя состояниями

ВЕНТИЛИ С ТРЕМЯ СОСТОЯНИЯМИ

Форма оператора

U<имя> <тип вентиля> [(<параметры>)]

+<<узел питания +> <узел питания ->>5) <узлы входов> <узел разрешения>

+<узлы выходов> <модель задержек> <модель входа/выхода>

5) - только для PSpice 5

Форма описания модели задержек

.MODEL <имя модели> UTGATE [(<параметры модели>)]

Примеры

1) U5 AND3(2) IN0, IN1, ENABLE, OUT, MDL, IO_STD 2) U2 INV3 1, 2, 3, MDL, IO_STD

3)U10 NAND3A(2,4) INA1 INA0 INB1 INB0 INC1 INC0 IND1 IND0 ENABLE

+OUTA OUTB OUTC OUTD MDL IO_STD

.MODEL MDL UTGATE (TPLHTY=10ns TPHLTY=15ns TPLZTY=20ns + TPHZTY=20ns TPZLTY=20ns TPZHTY=20ns MNTYMXDLY=2)

Пояснения

Вентили с тремя состояниями помимо обычных входов и выхода имеют еще вход разрешения. Если сигнал на этом входе равен нулю, то сигнал на выходе равен “X” с силой Z и не зависит от состояния других входов. Если же сигнал разрешения равен “1” или “X”, то состояние выхода определяется логикой работы вентиля и сигналами на его входах. При этом выходной сигнал вентиля имеет силу D и равен “0”, “1” или “X”. Неопределенное состояние “X” появляется только в тех случаях, когда какие-то из входных сигналов равны “X”, причем состояние выхода при замене “X” на “0” и на “1” различно. Таким образом, наличие неопределенного состояния на входе еще не означает неопределенного состояния выхода. Например, для элемента И на два входа A и B со входом разрешения C и выходом D таблица истинности имеет вид:

Вентили с тремя состояниями (продолжение)

Вентили представлены в двух видах: одиночные вентили и сборки (массивы) вентилей. Одиночный вентиль имеет вход разрешения, один или несколько сигнальных входов (Nвх) и один выход. Сборки вентилей состоят из одного или более (Mв) одинаковых вентилей. Соответственно сборка имеет Nвх Mв сигнальных входов и Mв выходов. Кроме того, сборка имеет один вход разрешения, действующий на выходы сразу всех вентилей. Использование сборок позволяет работать непосредственно со стандартными элементами интегральных схем, имеющими часто в одном корпусе несколько вентилей.

Порядок перечисления узлов в операторе описания для всех вентилей одинаков: сначала перечисляются сигнальные входы, затем вход разрешения, затем выходы. В случае сборок вентилей сначала перечисляются все входы первого вентиля, затем входы второго и т.д.; затем указывается вход разрешения; после этого перечисляются выход первого вентиля, выход второго и т.д.

Типы вентилей с тремя состояниями

Вентили с тремя состояниями (окончание)

Типы вентилей с тремя состояниями (окончание)

JK- и D-триггеры с динамическим управлением

JK- И D-ТРИГГЕРЫ С ДИНАМИЧЕСКИМ УПРАВЛЕНИЕМ

Форма оператора

U<имя> <тип триггера> (<число триггеров в корпусе>)

+<<узел питания +> <узел питания ->>5)

+<узел сигнала установки> <узел сигнала сброса> <узел синхронизации>

+<узлы информационных входных сигналов>

+<узлы прямых выходов> <узлы инверсных выходов>

+<модель задержек> <модель входа/выхода>

5) - только для PSpice 5

Форма описания модели задержек

.MODEL <имя модели> UEFF [(<параметры модели>)]

Примеры

1)U5 JKFF(1) S, R, C, J, K, Q, NQ, MDL, IO_STD

2)U2 DFF(2) S, R, C, D0, D1, Q0, Q1, NQ0, NQ1, MDL, IO_STD

.MODEL MDL UEFF (TPPCQLHTY=10ns TPPCQHLTY=15ns

TWPCLTY=13ns

+TPCLKQLHTY=15ns TPCLKQHHTY=15ns TWCLKLTY=15ns

+TWCLKHTY=15ns TSUDCLKTY=15ns TSUPCCLKHTY=15ns

+THDCLKTY=15ns MNTYMXDLY=2)

Пояснения

JK- и D-триггеры с динамическим управлением изменяют свое состояние при изменении синхронизирующего импульса. JK-триггер срабатывает на срез синхроимпульса, а D-триггер - на фронт синхроимпульса.

Триггеры имеют управляющие входы установки - S, сброса - R и синхронизации - C. Для входов S и R активным является сигнал “0”, т.е. на эти входы надо подавать инверсные сигналы S и R. Кроме указанных управляющих входов JK-триггер имеет

по одному входу J и K, а D-триггер имеет вход D. Все триггеры имеют прямой - Q и инверсный - Q выходы.

JK- и D-триггеры с динамическим управлением (продолжение)

Логика работы триггеров обычная, дополненная учетом неопределенного состояния “X”. Реакция на неопределенное состояние следующая: если какой-то вход имеет состояние “X” и при замене “X” на “1” и “0” состояние выходов триггера различно, то выходным сигналам присваивается значение “X”. Например, если сигнал установки S=“X” и Q=“0”, то Q переключается в “X”. Однако при том же неопределенном состоянии сигнала установки и при Q=“1” выходной сигнал Q так и остается равным

“1”.

Вчисле временных параметров триггеров фигурируют:

-задержки переключения “0” → “1” и “1” → “0” со входов S и R на выходы Q и

Q;

-минимальная длительность сигнала “0” на входах S и R;

-задержки переключения “0” → “1” и “1” → “0” от фронта или среза импульса синхронизации (C / C) на выходы Q и Q;

-минимальные длительности сигналов “0” и “1” импульса синхронизации;

-минимальное время установки J/K/D, т.е. минимальный сдвиг по времени между сигналами на входах J, K, D и последующим фронтом или срезом импульса синхронизации, переключающим выходы;

-минимальное время установки S/R, т.е. минимальный сдвиг по времени между сигналами “1” на входах S, R и последующим фронтом или срезом импульса синхронизации, переключающим выходы;

-минимальное время удержания J/K/D, т.е. минимальная длительность сигналов на входах J, K, D после действия фронта или среза импульса синхронизации.

Водном элементе может быть несколько одинаковых триггеров, имеющих общие входы установки, сброса и синхронизации. Это позволяет непосредственно моделировать интегральные схемы, имеющие часто по несколько триггеров в одном корпусе.

При описании элемента сначала указываются узел установки, узел сброса, узел синхронизации. Затем для JK-триггера указываются узлы J и K, а для D-триггера - узел D. Если в элементе несколько триггеров, то указываются эти узлы сначала для первого триггера, затем для второго и т.д. В конце указывается узел (или узлы, если триггеров несколько) прямого выхода, а затем - инверсного.

JK- и D-триггеры с динамическим управлением (продолжение)

Типы триггеров с динамическим управлением

JK- и D-триггеры с динамическим управлением (окончание)

RS- и D-триггеры-защелки с потенциальным управлением

RS- и D- ТРИГГЕРЫ-ЗАЩЕЛКИ С ПОТЕНЦИАЛЬНЫМ УПРАВЛЕНИЕМ

Форма оператора

U<имя> <тип триггера> (<число триггеров в корпусе>)

+<<узел питания +> <узел питания ->>5)

+<узел сигнала установки> <узел сигнала сброса> <узел сигнала защелки>

+<узлы информационных входных сигналов>

+<узлы прямых выходов> <узлы инверсных выходов>

+<модель задержек> <модель входа/выхода>

5)- только для PSpice 5

Форма описания модели задержек

.MODEL <имя модели> UGFF [(<параметры модели>)]

Примеры

1) U5 SRFF(1) S, R, G, S1, R1, Q, NQ, MDL, IO_STD

2) U2 DLTCH(2) S, R, G, D0, D1, Q0, Q1, NQ0, NQ1, MDL, IO_STD

.MODEL MDL UGFF (TPPCQLHTY=10ns TPPCQHLTY=15ns TWPCLTY=13ns

+TPGQLHTY=15ns TPGQHLTY=15ns TPDQLHTY=15ns TPDQHLTY=15ns

+TWGHTY=15ns TSUDGTY=15ns TSUPCGHTY=15ns MNTYMXDLY=2)

Пояснения

Состояние RS- и D-триггеров-защелок с потенциальным управлением определяется информационными входными сигналами при уровне “1” на входе сигнала защелки G (сигнала синхронизации). При G=“0” триггер сохраняет ранее принятое состояние независимо от значений входных сигналов.

Помимо входа G триггеры имеют управляющие входы предустановки - S и сброса - R. Для входов S и R активным является сигнал “0”, т.е. на эти входы надо подавать инверсные сигналы S и R.

В одном элементе может быть несколько одинаковых триггеров, имеющих общие входы сигнала защелки G, установки S и сброса R. Это позволяет непосредственно моделировать интегральные схемы, имеющие часто по несколько триггеров в одном корпусе.