Файловый архив студентов. Файловый архив студентов.
1302 вуза, 5117 предмета.
/ Регистрация
FAQ Обратная связь Вопросы и предложения
Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз:
Национальный исследовательский ядерный университет (МИФИ)
Предмет:
[НЕСОРТИРОВАННОЕ]
Файл:

Агаханян Електронные устройства в медицинских приборах 2010

.pdf
Скачиваний:
320
Добавлен:
16.08.2013
Размер:
10.75 Mб
Скачать
☆

ходит переключение триггера и изменение его выходных потенциалов. К выходу данного триггера подключены входы последующего разряда, куда следует передать информацию, записанную в предшествующем такте. Очевидно, что это возможно в том случае, если триггеры управляются фронтом тактового импульса с тем, чтобы успеть передать информацию в следующий разряд до переключения триггера данного разряда. Можно обеспечить нормальную работу регистра также применением MS-триггера, у которого в течение последующего такта вспомогательный триггер будет хранить информацию, записанную в главном триггере в предшествующем такте.

Особенности ИМС сдвиговых регистров можно проиллюстрировать на примере 4-разрядного универсального регистра, структурная схема которого приведена на рис. 8.5.

Рис. 8.5. Структурная схема 4-разрядного сдвигового регистра

Последовательный ввод информация производится через входной разряд D1, представляющий собой JK-триггер с входами J и K. В регистре предусмотрены входы D1, D2, D3 и D4 для параллельной загрузки. Все разряды регистра, за исключением входного JK-

391

триггера, представляют собой D-триггеры, выходы которых через логические элементы ИЛИ-НЕ, ИЛИ (см. D4 и D5 для первого разряда) поступают на выходы регистра Q1, Q2, Q3 и Q4.

Способ ввода информации (параллельный или последовательный) определяется управляющим сигналом на входе Р/S. При нулевом сигнале на входе Р/S производится последовательный ввод через входной JК-триггер, сигналы с выхода которого поступают на соответствующий вход D-триггера первого разряда D2, деблокированный инверсным сигналом на входе P/S, и передаются в последующие разряды через аналогичный вход, имеющийся у каждого разряда. При этом параллельный ввод через входы D1, ..., D4 исключается, так как эти входы оказываются заблокированными нулевым сигналом на управляющем входе Р/S. При установлении на входе P/S единичного сигнала параллельные входы деблокируются, поэтому становится возможной параллельная загрузка. Одновременно прерывается цепь последовательной передачи информации, поскольку соответствующие входы D-триггеров во всех разрядах оказываются блокированными инверсным сигналом на входе Р/S.

Выдача информации на выход управляется сигналом на входе Т/С. При установлении на этом входе нулевого сигнала информация через логический элемент «исключающий ИЛИ» (см. D5 в первом разряде на рис. 8.5) поступает на выход в прямом коде. В противном случае она передается на выходе в обратном коде.

Тактовые сигналы поступают на вход С. Очистка регистра, т.е. одновременная установка во всех разрядах 0, производится подачей единичного сигнала на вход R.

Сдвиговые регистры широко применяются в цифровых устройствах для сдвига, преобразования последовательного кода в параллельный и обратно. Они являются неотъемлемой частью АЛУ, используются в генераторах различной последовательности и т.д.

8.3. Счетчики

Счетчик – это электронный узел, позволяющий контролировать число импульсов, поступающих на его вход. Микросхемы счетчиков являются последовательностными устройствами, внутренние

392

состояния которых характеризуются коэффициентом пересчета (модулем счета), определяющим число устойчивых состояний, которое может иметь счетчик. К основным параметрам счетчиков относится также разрешающая способность, которая определяется минимальным временем между двумя сигналами при их надежной регистрации счетчиком.

Счетчики применяются в цифровых вычислительных устройствах для образования последовательностей адресов команд, для счета количества циклов выполнения операций и т.д.

Счетчики могут быть одноразрядные и многоразрядные, двоичные, десятичные или с любым другим целым по значению коэффициентом пересчета. Особую группу составляют кольцевые счетчики, в которых производится переход из одного состояния в другое за счет сдвига ранее записанного в счетчике кода информации.

По типу функционирования различают счетчики суммирующие, вычитающие и реверсивные. Суммирующий счетчик выполняет прямой счет, т.е. при поступлении на его вход очередного импульса число на выходе счетчика увеличивается на единицу. Вычитающий счетчик, наоборот, производит обратный счет, т.е. при поступлении каждого импульса число на его выходе уменьшается на единицу. Реверсивный счетчик может работать в режимах прямого и обратного счета.

По структурной организации счетчики делятся на последовательные, параллельные и параллельно-последова-тельные. Первые из них часто называют асинхронными счетчиками, а вторые – синхронными.

Последовательные счетчики. В этих счетчиках для каждого последующего разряда управляющими являются потенциальные уровня информационных сигналов предыдущего разряда. При поступлении сигнала на вход счетчика разряды изменяют свое состояние последовательно. Такой счетчик с коэффициентом пересчета М = 2п обычно реализуется последовательным соединением п Т-триггеров, каждый из которых работает как одноразрядный счетчик с М = 2. Т-триггер представляет собой устройство с одним информационным входом и переключается каждый раз, когда на его вход поступает единичный сигнал. Таким образом, Т-триггер

393

работает в счетном режиме (поэтому его иногда называют счетным триггером). Счетный режим работы можно реализовать на универсальных JK- и DV-триггерах при соответствующем соединении входов этих триггеров, превратив их таким образом в Т-триггер.

Целый функциональный ряд асинхронных двоичных счетчиков входят в серии цифровых ИМС, выпускаемых многими фирмами. Они обычно различаются числом разрядов, быстродействием, потребляемой мощностью и дополнительными функциональными возможностями.

На рис. 8.6 представлена структурная схема 4-разряд-ного асинхронного двоичного счетчика. Первый триггер, имеющий счетный вход Т1 (это тактовый вход JK-триггера) и изолированный от остальных триггеров выход 1, представляет собой счетчик с модулем М = 2. Три остальных триггера, соединенных последовательно, образуют счетчик с М = 8. При этом импульсы подаются на счетный вход Т2 (тоже представляющий тактовый вход JK-триггера, образующего разряд счетчика). Счетчики с М = 2 и М = 8 работают самостоятельно, однако их установка на 0 производится одновременной подачей на входы R1 и R2 единичного сигнала. Переключение триггеров происходит при действии заднего фронта импульсов на входах С. В счетчике предусмотрена возможность увеличения коэффициента пересчета до величины М = 16 последовательным включением выхода 1 к шине Т2, т.е. фактически ко входу второго триггера. При этом очевидно, что счетные импульсы должны поступать на вход T1.

Рис. 8.6. Структурная схема 4-разрядного последовательного двоичного счетчика

394

По аналогии с реверсивным сдвиговым регистром можно реализовать и реверсивный счетчик, включив к счетному входу каждого из триггеров логические элементы И-ИЛИ-НE, как это показано на рис. 8.7.

Рис. 8.7. Схема включения логических элементов И-ИЛИ-НЕ ко входу триггера, образующего разряд счетчика, для реализации реверса

При М = 1 происходит суммирование поступающих импульсов, которые передаются в прямом коде с выхода Qk на соответствующий вход последующего триггера. При этом вычитание ис-

ключается блокировкой сигналом М = 0 входа для передачи Qk .

При М = 0 счетчик вычитает поступающие на вход импульсы, передачей в последовательной цепи инверсного кода с выхода пре-

дыдущего триггера Qk на вход последующего. При этом сигналом М = 0 блокируется передача прямого кода.

Для реализации модулей М ≠ 2п двоичным счетчиком применяют обратные связи через логические элементы, обеспечивающие взаимодействие между отдельными разрядами счетчика таким образом, чтобы получить требуемый коэффициент пересчета.

На рис. 8.8 для примера показана структурная схема декадного счетчика (М = 10), построенного на основе 4-разрядного двоичного счетчика, подачей на вход сброса R всех разрядов сигнала с выхода логического элемента ИЛИ-НЕ, управляемого выходными потенциалами в инверсном коде второго и последнего разрядов. Недостатком последовательных счетчиков является их относительно низкое быстродействие, что обусловлено принципом их действия, связанное с последовательным переключением всех п триггеров, после чего только устанавливается на выходах состояние, соответствующее числу. Поэтому общая задержка распространения сигна-

395

ла в счетчике tзд.р складывается из задержек tзд.р.тр всех триггеров:

tзд.р пtзд.р.тр.

Рис. 8.8. Структурная схема декадного счетчика, построенного на основе 4-разрядного двоичного счетчика

Для повышения быстродействия последовательных счетчиков производят ускоренное формирование сигналов переноса между разрядами. Сигнал переноса Tk+1, переключающий (k + 1)-й триггер счетчика, образуется в предыдущем k-том триггере при QkTk = 1. Поэтому если во внутренней структуре k-гo разряда (включением дополнительных логических элементов) регистрировать функцию QkTk раньше, чем изменится состояние данного разряда на его выходе, то можно реализовать ускоренную передачу сигналов переноса (k + 1)-му разряду. Такой прием может дать повышение быстродействия в 2–3 раза. Отделение цепей переноса Тk от выходных цепей Qk повышает также устойчивость работы таких счетчиков, поскольку сигнал переноса формируется до переброса триггера, когда в нем еще хранится информация, записанная в предшествующем такте.

Параллельные счетчики. Большим быстродействием обладают параллельные счетчики. В счетчиках этого типа счетные импульсы поступают одновременно на счетные входы триггеров во всех разрядах, обеспечивая параллельный ввод информации.

Параллельные счетчики обычно строят на базе RS-, JK-, D- триггеров, работающих в режиме управления фронтом тактового импульса. В отличие от последовательных счетчиков, в параллельных счетчиках сигналы с выходов предшествующих разрядов поступают не на счетный вход последующего разряда (на этот вход всех разрядов подается счетный импульс), а на информационные

396

входы триггера, образующего разряд. При этом чтобы обеспечить переключение (k + 1)-го разряда в соответствии с состояниями всех предшествующих k разрядов, необходимо подать на информационные входы (k + 1)-го разряда, выходы всех предшествующих k разрядов, объединив их по логике «И». Тогда с возрастанием порядкового номера разряда увеличивается требуемое число входов триггера данного разряда.

Так как число входов триггера и его нагрузочная способность ограничены, то разрядность счетчика с параллельным переносом, как правило, не велика и обычно равна четырем. Поэтому при числе разрядов, превосходящем наибольшее число входов триггера, счетчик разбивается на группы, внутри каждой из которых строят цепи параллельного переноса. Соединение групп производится через выход переноса CR и вход разрешения ЕСR, которым блокируется вся группа (рис. 8.9, a). При таком способе каскадирования имеет место последовательный перенос между счетными группами, что приводит к снижению быстродействия; оно определяется суммой задержек распространения в каждой из счетных групп.

Рис. 8.9. Каскадирование синхронных счетных групп с последовательным (а) и параллельным (б) переносами

Более высокое быстродействие можно обеспечить при каскадировании счетчиков с параллельным переносом (рис. 8.9, б). В этом

397

случае общее время задержки распространения определяется суммой времен задержек распространения одной счетной группы и одного логического элемента.

Реверсивные счетчики. Эти счетчики обычно имеют два входа: +1 и –1. Импульс, поступающий на вход +1, увеличивает результат счета, тогда как импульс, поступающий на вход –1, уменьшает результат счета.

На рис. 8.10 показана функциональная схема такого трехразрядного счетчика. При счете по входу +1 благодаря наличию в предшествующих триггерах логических элементов D3, D7 счетный импульс поступает на тактовые входы тех триггеров, для которых все предшествующие разряды находятся в состоянии логической единицы.

Рис. 8.10. Реверсивный двоичный синхронный счетчик

Таким образом, обеспечивается работа счетчика в суммирующем режиме. При счете по входу –1 посредством логических элементов D4, D8 обеспечивается поступление счетного импульса на входы триггеров, для которых все предшествующие разряды нахо-

дятся в состоянии 0 (Q = 0, Q = 1), благодаря чему и производится

обратный счет. Сигнал переноса, поступающий в следующую старшую группу с выхода CR или BR, формируется в двух случаях. Первый из них имеет место при счете по входу +1 тогда, когда

398

счетчик заполнен, т.е. во всех разрядах записаны 1. При счете по входу –1 перенос по выходу BR (заем) формируется, когда во всех разрядах счетчика записаны 0. Каскадное соединение счетчиков осуществляется подключением выходов СR и ВR к соответствующим входам +1 и –1.

Кольцевые счетчики. Эти счетчики являются разновидностью параллельных счетчиков. Их строят обычно на сдвиговых регистрах, поэтому в литературе они встречаются и под названием сдвиговых счетчиков. Пример простейшего кольцевого счетчика показан на рис. 8.11.

Для реализации кольцевого режима работы выход последнего разряда соединяется с входом первого. Счетные импульсы через вход Т поступают на тактовые входы D-триггеров, выходы которых подключаются на D-входы последующего триггера.

Рис. 8.11. Кольцевой счетчик на D-триггерах

Кольцевые счетчики можно построить также на основе JК- и RS- триггеров. При этом счетный режим в этих триггерах осуществляется за счет сдвига хранящейся информации.

Модуль счетчика определяется числом разрядов сдвигового регистра, на основе которого получают кольцевой счетчик замыканием цепи обратной передачи с выхода последнего разряда на вход первого. При наличии п триггеров модуль счетчика М = 2п. Для построения счетчика с нечетным модулем необходимо исключить одно из устойчивых состояний, включив в цепь обратной передачи дополнительный логический элемент, например так, как это показано на рис. 8.12. В этой схеме, когда на выходе Qп-1 или Qп-2 устанавливается 1, то сигнал на выходе логического элемента D1 приводит к установлению Qп-3 = 0.

399

Рис. 8.12. Кольцевой счетчик с нечетным модулем

Кольцевые счетчики достаточно просты, надежны в работе, обладают высоким быстродействием. Однако при М > 7 для их построения требуется бóльшее число разрядов (п = М/2), чем для других видов счетчиков. Следует иметь в виду, что представление выходной информации кольцевого счетчика в коде Джонсона имеет ряд неудобств и, как правило, требует дополнительной дешифрации.

8.4. Арифметико-логические устройства

Арифметико-логические устройства (АЛУ) являются основным блоком операционных устройств современных цифровых систем. Они реализуют заданный набор арифметических и логических операций над двумя многоразрядными числами. Набор операций, выполняемых АЛУ, определяется назначением цифровой системы, для которой предназначено АЛУ. Арифметические операции в АЛУ выполняются на базе логических операций с учетом переноса. К их числу обязательно относятся сложение, вычитание, умножение и сравнение. АЛУ, выпускаемые в виде отдельных ИМС или входящие в состав микропроцессорных комплектов, обычно выполняют операции над 2-, 4-, 8-, 16-разрядными числами. Для обработки чисел большей разрядности включаются параллельно несколько АЛУ, входы и выходы переноса которых соединяются последовательно, реализуя последовательный перенос. Для повышения быстродействия многоразрядных АЛУ можно использовать схему ускоренного переноса.

400

Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]
Помощь Обратная связь Вопросы и предложения Пользовательское соглашение Политика конфиденциальности