5.4. Эмиттерно-связанная логика (эсл)

Основу этой группы ИМС составляет переключатель тока, представляющий собой ключевой элемент на транзисторах с объединенным эмиттером . Такие логические ИМС наиболее быстродействующие. Их конструкция здесь не рассматривается.

На рис.5.5 показано условное обозначение элементов И-НЕ, ИЛИ-НЕ,

а в таблице 5.1 –соотношение между их входными и выходными сигналами.

Рис.5.5. Обозначения элементов И-НЕ , ИЛИ-НЕ

6. Триггеры в интегральном исполнении

Таблица 5.1Триггерыица 5.1.

И нтегральная технология и использование методов алгебры логики позволили создать большое число различных триггеров на базе логи­ческих элементов, различающихся структурой цепей управления и режи­мами работы. Триггер состоит из цепей управления и запоминаю­щих устройств и имеет один, два (или более) входа и два выхода. Каждый из входов имеет определенное функциональное назначение, которое отражается в обозначении данного входа (R, S, К, D и т. д.).

Цепи управления, в которые поступают входные (информационные) сигналы, преобразуют их в сигналы для запоминания и считывания.

Запоминающие устройства состоят из двух плеч, в каждом из которых одновременно хранятся сколь угодно долго два сигнала, один из которых соответствует логической 1, другой - логическому 0.

Выход триггера Q, с которого в исходном состоянии снимается высокий потенциал, обычно называют прямыми, другой - инверсным (обозначается `Q ) .

По способу записи информации все триггеры подразделяют на асинхронные, в которых информация записывается непосредственно при поступлении входного сигнала, и тактируемые (синхронные), записывающие входную информацию только при поступлении разрешающего тактового импульса.

Названия триггеров составляют из типов входов.

Рассмотрим примеры построения некоторых наиболее простых типов триггеров на базе логических элементов ИЛИ-НЕ, либо И-НЕ.

6.1. Rs-триггер

Буквы R и S означают: R — раздельный вход установки в состояние 0; S – раздельный вход установки в состояние 1. Схема асинхронного RS-триггера на двух логических элементах И- НЕ показана на рис. 6.1, а.

Триггер имеет два входа R и S и два выхода: прямой Q и инверсный`Q. Перекрестная связь выхода каждого элемента И - НЕ со входом другого обеспечивает схеме два устой­чивых состояния.

Рис.6.1. а б в . Cхемы RS – триггеров; а- на элементах И-НЕ, б- на элементах ИЛИ-НЕ, в- обозначение RS-триггера.

Предположим, что на S входе триггера имеет место уровень логического 0, а на R-входе -1.Первый сигнал образует на прямом выходе Q триггера уровень логической 1. Этот сигнал формирует совместно с 1 на R-входе уровень логического 0 на инверсном выходе. Это устойчивое состояние триггера называют единичным по уровню на прямом выходе .

При подаче на вход R уровня 0, а на вход S уровня 1 на прямом выходе устанавливается нулевой сигнал . Для RS-триггера существует запретная комбинация входных сигналов. Триггер теряет свойства (его состояние становится неопределенным) при одновременной подаче на входы R и S уровня логического 0.

RS-триггер может быть построен на элементах ИЛИ—НЕ (рис. 6.1,б). Свойства триггера при этом сохраняются , но управление им должно производиться уровнями логической единицы. Более сложные триггеры D, Т и JК-типов выполняют на базе одного или двух RS-триггеров с использованием в цепях управления элементов задержки или логических переключающих схем.