Метод_вк_КП

Якщо число входів у логічних елементів достатньо велике, то одержання операторного запису функції зводиться до її зображення в одній із стандартних канонічних нормальних форм, число яких вісім. Одержання всіх нормальних форм зобразимо на прикладі. Позначати нормальні форми будемо шляхом вказування внутрішньої і зовнішньої функцій.. Так наприклад, у ДНФ внутрішньою функцією є функція І, а зовнішньою – АБО, тобто ДНФ являється формою І/АБО, відповідно КНФ – формою АБО/І.

Нехай функція F задана своєю мінімальною ДНФ

Взявши подвійну інверсію і застосувавши правило де Моргана, одержимо такі три форми.

Форма І-НІ/І-НІ

Форма АБО/І-НІ

Форма АБО-НІ/АБО

Запишемо тепер мінімальну ДНФ для інверсії функції F (тобто по нулях)

Взявши інверсії правої і лівої частини цього рівняння, одержимо ще три нормальні форми.

Форма І/АБО-НІ

Форма І-НІ/І

Форма АБО/І

Форма АБО-НІ/АБО-НІ

Якщо число входів у елементів обмежене, то використовують такі співвідношення:

.

Логічні операції, які виконують елементи, залежать від кодування. Якщо високий рівень напруги відповідає логічній одиниці, а низький - логічному нулю, то логіка називається додатною; якщо навпаки (високий рівень – логічному 0, а низький – логічній 1), то логіка називається

від’ємною.

Традиційні методи мінімізації функцій алгебри логіки приводять до канонічних форм, відповідних двоярусній (якщо вхідні перемінні задані і прямими, і інверсними значеннями) реалізації шляхом послідовного виконання операцій І та АБО. Перехід до базисів І-НІ та АБО-НІ ярусність схем не змінює. Для побудови простих схем або схем на деяких видах програмованої матричної логіки таке представлення може слугувати як заключний варіант. Для деяких задач канонічне представлення може виявитися надто громіздким. Для спрощення виразів можна застосовувати до них факторизацію (винесення загальних множників за дужки і групування членів), будь-якого роду еквівалентні підстановки та ін. Спрощення функцій шляхом факторизації може дати великий ефект, але при цьому збільшується ярусність схем і, відповідно, зростають затримки при отриманні результату.

Можливі перетворення функцій зумовлюють величезну кількість варіантів, причому найбільш цінні не лежать на поверхні. Під час пошуку таких варіантів проектувальник не має теоретичних підказок і діє евристично.

До проблематики проектування цифрових приладів відноситься і питання про критерії їх якості. Кожен окремий критерій має ясний, визначений зміст(апаратна складність, швидкодія, споживана потужність, стійкість до перешкод та ін.), але не може вичерпним чином охарактеризувати варіант. А щоб врахувати кілька окремих критеріїв якості, потрібно сформувати загальний критерій (інтегральний,

багатоцільовий, функцію якості, функцію цінності). У будь-яку форму загального критерія якості входять коефіцієнти, які призначені суб’єктивно. Таким чином виникає ситуація, коли для оцінювання пристрою використовується критерій, а для нього самого оцінки якості не існує. Тому в практиці проектування складні загальні критерії якості не популярні. Достатньо визнаним можна, напевно, вважати критерій АТ, де А-апаратна складність пристрою, Т-час розв’язання задачі.

Варіанти завдань

Варіант завдання студент вибирає згідно з номером групи:

і порядкового номера, під яким значиться прізвище студента в журналі академгрупи, тобто:

Завдання

Одержати мінімальну форму і побудувати принципову схему ЛЕ для реалізації чотиримісної логічної функції заданою таблицею 3 для заданого типу ЛЕ ( пункт 2 завдання ). Відповідно до завдання схему ЛЕ, яка реалізує отриману функцію. Побудувати декілька варіантів схем, зробити аналіз з кожного виду витрат обладнання і швидкодії та вибрати найкращий варіант.

Таблиця 3

Методика виконання завдання

1.Відповідно до свого номеру за списком і порядковим номером групи на курсі із таблиці 3 вибирають номер варіанта. Наприклад, для першої по порядку групи і номеру за списком 30 вибирають функцію F, яка задана фрагментом таблиці 3, наведеним у вигляді таблиці 4. Це таблиця істинності чотирьох змінних, заданої на кожному з номерів наборів 0…15.

Таблиця 4

(рис.4a, б).

Рисунок 4 – Діаграми Вейча 4.Записують результат об’єднання у вигляді диз’юнкцій:

(5) 5.Аналізуючи одержану функцію і заданий тип логіки логічного елемента можна зробити висновок, що для реалізації схеми необхідні один чотиривходовий , два тривходових, два двовходових логічних елемента і чотири інвертора на кожну із змінних. Як логічні елементи зручно використовувати ті, які реалізують функції І-НІ, і перетворюють функцію

F в систему І-НІ:

(6)

Як логічні елементи використаємо, наприклад, мікросхеми на основі КМОН-технології серії 564 логічні елементи 564ЛА7, 564ЛА8, 564ЛА9, які реалізують функцію І-НІ. Відповідно з формою логічної функції (2) і вибраними елементами, будують принципову схему на рис.5.

Рисунок 5 – Принципова схема логічної функції

Моделювання здійснюється за допомогою програми MicroCAP з використанням вищевказаних елементів і для накреслення схеми на даних елементах. У результаті отримується часова діаграма роботи даної схеми.

Для реалізації цієї функції вибирають:

а) один корпус мікросхеми 564ЛА7 (або один корпус мікросхеми 564ЛН2), елемент DD1, який дозволяє при об’єднаних виходах кожного логічного елемента реалізовувати інверсію всіх чотирьох змінних;

б) один корпус мікросхеми 564ЛА9 (елемент DD2), який дозволяє реалізовувати дві тривходові функції І-НІ і на іншій вільній мікросхемі – одну двовходову функцію І-НІ (об’єднавши два її виходи);

в) один корпус мікросхеми 564ЛА8 (елемент DD3), який дозволяє реалізовувати на одній своїй половині чотиривходову функцію І-НІ, а на другій – двовходову функцію І-НІ, яка залишилася, об’єднавши попарно її входи.

способами за командою Digital Primitives – Stimulus Generators з

бібліотеки компонентів вибираються готові символи генераторів з різною кількістю сигналів, у нашому випадку Stim4 .

Для чотирирозрядного генератора:

PART=U1

FORMAT=4

COMMAND=COM1

I/O MODEL=IO_STD TIMESTEP=0

…………………………………………………………

…………………………………………………………

Для чотирирозрядного генератора в текстовому полі записати:

.define COM3 0ns 0 LABEL=START 100ns INCR BY 1 200ns GOTO START -1 TIMES.

Після того, як побудовано принципову схему, переходимо до розрахунку характеристик схеми, вибираючи в меню Analysis – Transient, Alt+1 – розрахунок перехідних процесів.

Після переходу в режим аналізу перехідних процесів програма МС перевіряє правильність побудови схеми. При наявності помилок виводиться інформаційне повідомлення. При відсутності помилок у схемі програма складає її топологічний опис і відкриває вікно задання параметрів моделювання Transient Analysis Limits( див рис. 7).

Рисунок 7 – Вікно задання параметрів для аналізу перехідних прцесів

(Transient Analysis)

-

В рядку Time Range вказується тривалість інтервалу часу. Імена цифрових змінних, що відкладаються по осі Y графіка, вказуються у графі Y Expression. Наведемо ряд прикладів логічних рівнів сигналів (d(X0), d(X1), d(X2), d(X3), d(9), d(10), d(11), d(12), d(F)).

Логічні рівні цифрових вузлів такі: 1 – високий рівень; 0 – низький рівень;

Х – невизначений стан (може набувати значення ”0”, ”1”, проміжні або нестабільні стани).

Моделювання починається після натискання на панель Run або на відповідну піктограму. Приклад зображення результатів моделювання наведено (часова діаграма роботи схеми) на рис. 8.

Графіки розрізняються кольором, який позначається в меню рис. 7. після натискання на певну піктограму.

Мінімальна тривалість сигналу на вході цифрового примітиву, необхідна для змінення його логічного стану, повинна перевищувати час затримки, що наведений в моделі динаміки. Більш короткі вхідні імпульси не викличуть на виході ніякого ефекту.