Алгоритм контроля ошибок
Для получения функциональной схемы контроля на правильность извлечения из памяти подканала, надо руководствоваться тем, что в ситуации, которая имеет место быть перед обменом, ПУ выставляет запрос на сеанс связи и это требование сопровождает своим номером, СПВВ использует этот номер в качестве адреса памяти, хранящей всю управляющую информацию. Номер ПУ сравнивается с хранящимся и если они совпадают, то выполняется обмен. После этого всю информация опять записывается во внутреннюю память СПВВ.
Если совпадения не возникает, то это ошибка и сразу блокируется пересылка данных с СПВВ в ОП, и посылается запрос на прерывание, а несовпадение №-ов фиксируется в RG состояния СПВВ.
Из чего можно сделать вывод, о том при не совпадении номеров устройств, будет соответственно и не совпадение информации, из-за чего достаточно будет контролировать лишь номера устройств хранящихся в памяти и тех, которые передаются устройством.
При сравнении на идентичность сигналов, будет вырабатываться сигнал управления гипотетическим приёмопередатчиком, если в процессе сравнения сигналов будет выработан сигнал лог. «1», то передача данных продолжается, в противном случае, сигнал «0», запрещает работу приёмопередатчика, и посылает сигнал ошибки к другим элементам или на световой индикатор (для оператора).
Рис. 9. Функциональная схема работы контроля на правильность чтения.
Блок синхронизации
СB
Рис. 9. Структурная схема блока синхронизации
У
стройство
синхронизации (УС) предназначается для
выработки импульсных последовательностей
согласующихся по времени работу узлов
и устройств в подсистеме или системе в
аппаратных средствах.
Рис. 10. Структурная схема устройства синхронизации
Генератор генерирует последовательность прямоугольных импульсов с определённой частотой. Формирователь опорных сигналов преобразовывает последовательность в системные синхросигналы. Схема размножения увеличивает мощность синхросигналов.
В качестве генератора, выдающего синхросигнал CLK, взята микросхема IDTCV105E. IDTCV105E – системный тактовый генератор (ТГ), предназначен для применения в составе блоков синхронизации центральных процессоров микро-ЭВМ и других вычислительных устройств в качестве задающего тактового генератора (ТГ). Микросхема ТГ содержит внутренний генератор опорной синхропоследовательности: опорная частота (до 48 МГц) задается внешним кварцевым резонатором. Данный генератор позволяет формировать синхросигнал с различной длительностью сигнала высокого и низкого уровней], чем достигается повышение производительности системы в общем.
Схема начального сброса нужна для того чтобы, при включении питания, устанавливать секвенсор по нулевому адресу. Соответственно, по этому адресу в МПП должна хранится МК инициализации системы, т.е. все выходы RG-ов и устройств перевести в состояние высокого импеданса, что бы ни вызвать конфликтов на шинах. Схема начальной установки может быть выполнена с применением микросхемы MC34064, фирмы MOTOROLA.