3.1 Обобщенная структурная схема эвм
ЭВМ с хранимой программой определена, как автомат обрабатывающий данные в соответствии с заблаговременно определёнными инструкциями, при этом инструкции и данные находятся в ОП.
Рис.1 Схема ЭВМ с хранимой программой
Для загрузки данных в память и вывода их из ОП, необходим способ связи с ПУ (внешними устройствами). Для этого нужны устройства ввода-вывода.
Рис.2. Схема ЭВМ с устройством ввода-вывода.
Периферийные устройства (ПУ) присоединяются с помощью блоков управления (контроллеров) периферийными устройствами, осуществляющих согласование форматов данных, используемых в ПУ с форматом принятом для передачи по общей шине. Последний (формат данных) обычно соответствует машинному слову процессора и/или информационной ширине магистрали.
3 Ав 5.2 Центральный процессор
Рис. 3. Структурная схема центрального процессора
Принцип микропрограммного управления заключается в хранении управляющих слов, выполняющих элементарные действия в течении цикла, и выборки их с помощью секвенсора (SEQ). На этом принципе и основывается конструируемый процессор и следовательно ЭВМ. Таким образом МУУ хранит в микропрограммной памяти (МПП) и выбирает управляющие слова (т.е. МК) из МПП, передаёт их в качестве управляющих слов ОБ и другим устройствам (например блок синхронизации). Естественно, принимая управляющие слова, устройствами выполняются соответствующие инструкции. Работа с ОП осуществляется через ОБ. ОБ вычисляет адрес ячейки для чтения/записи и принимает/передаёт данные из/в ОП.ОБ может принимать/передавать данные не только из/в ОП, но и с/в внешних/ие устройств/а.
Упрощенная структурная схема об
|
Вектор прерывания |
Рис. 4. Упрощённая схема ОБ
Гипотетическая СБИС представляет собой нерасширяемый 32 – разрядный процессорный модуль. Содержит трехвходовое комбинированное АЛУ, которое позволяет выполнять логические и арифметические операции, а также арифметические операции над числами с плавающей точкой. Внутренний групповой 64-разрядный сдвигатель, позволяет за 1 такт выполнять все виды сдвигов на любое число разрядов.
В структуру ЭВМ включен блок Q-регистра (Q – сдвигатель и Q-регистр). Это позволяет поддерживать выполнение: операции умножения двух 32-разрядных чисел по модифицированному алгоритму Бута (в каждом такте сдвиг вправо на 2 разряда), и деления по алгоритму "без восстановления остатка". БИС используемая в качестве секвенсора микрокоманд поддерживает прерывания реального времени на микро- и макро-уровнях управления с временем реакции, не превышающем длительности микроцикла. Заданием оговаривается система прерываний на макро уровне, поэтому в структуре предусмотрен дешифратор векторного адреса (ДВА).
Имеющийся вход сброса секвенсора RST позволяет производить «сброс» ЦП в исходное состояние при включении питания или в процессе работы путём подачи на него сигнала RESET, имеющего активный низкий уровень (на рисунке он не показан).
Стоит оговориться, что все качества присущие разрабатываемой ЭВМ, были взяты с прототипа серии AM29332(331).