- •«Организация эвм»
- •1. Цель работы
- •2. Задание
- •3. Разработка структурной схемы
- •3.1 Обобщенная структурная схема эвм
- •3 Ав 5 .2 Центральный процессор
- •У прощенная структурная схема об
- •Системная шина
- •Разработка основной памяти
- •Система прерываний
- •Кэш команд и данных
- •Разрабатываемый блок. Сопроцессор ввода-вывода.
- •Алгоритм контроля ошибок
- •Блок синхронизации
- •Периферийные устройства
- •1 Монитор
- •10.2 Клавиатура
- •Винчестер
- •10.4 Таймер
- •Литература
Системная шина
Магистральный способ предполагает организацию единой унифицированной системы шины, к которой подключаются все устройства (модули системы). Магистраль трехшинная:
Шина данных (D0-D31) - Двунаправленные с тремя состояниями линии шины данных обеспечивают перемещение данных от процессора к другим устройствам. Наличие высокого уровня напряжения на входах/выходах шины данных обозначает наличие кодов логической единицы "1" на этих выводах. Шина данных может передавать данные как на 32-, так и на 16-разрядные шины благодаря тому, что есть возможность изменения размера шины данных; размер шины данных определяется значением входного сигнала . Для правильного выполнения операций считывания сигналов с шины данных требуется обеспечение необходимых значений времени установки и времени удержания считываемых данных. При любой операции записи (включая циклы останова и выключения) процессор всегда будет передавать все 32 разряда данных, даже если в текущем цикле размер шины обмена равен 16 разрядам.
Шина адреса (BE0#-BE3#, A2-A31) - Эти выходы с тремя состояниями обеспечивают физическую адресацию памяти или адресацию устройств ввода-вывода. Шина адреса обеспечивает физическое пространство адресов памяти объемом 4 гигабайта (от 00000000H до FFFFFFFFH) и пространство адресов ввода/вывода объемом 64 килобайта (от 00000000H до 0000FFFFH) для обращения к устройствам ввода/вывода. Для передачи сигналов ввода/вывода, автоматически формируемых для обеспечения взаимодействия процессора с сопроцессором, используется адресное пространство ввода/вывода от 800000F8H до 800000FFH, так как для обращения к сопроцессору необходимо совпадение двух условий: наличие высокого уровня напряжения на линии адреса А31 и наличие низкого уровня на линии M/IO#
Значения сигналов стробов данных BE0#-BE3# определяют соответственно те байты 32-разрядной шины данных, которые участвуют в текущей передаче. Это особенно удобно для взаимодействия с внешней аппаратурой.
BE0# определяет участие в обмене разрядов D0-D7,
BE1# определяет участие в обмене разрядов D8-D15,
BE2# определяет участие в обмене разрядов D16-D23,
BE3# определяет участие в обмене разрядов D24-D31.
Количество стробов данных BE0#-BE3#, находящихся в активном состоянии, определяет размер операнда обмена (1,2,3 или 4 байта). Когда выполняется цикл записи в память или в устройство ввода/вывода, и передаваемый операнд занимает только старшие 16 разрядов шины данных (D16-D31), копия этого операнда одновременно передается по младшим 16 разрядам шины данных (D0-D15). Это дублирование выполняется для обеспечения оптимального режима записи на 16-разрядные шины. Процедура дублирования записываемых данных зависит от значений стробов данных BE0#-BE3#.
Шина управления включает следующие линии: синхронизация SYNC, строб входной информации DIN, строб выходной информации DOUT, адресация ОП или ПУ MOI, считывание или запись RW, ответ RPLY, сигнал сброса RST, запрос ПДП DMR, разрешение ПДП DMG, подтверждение разрешения ПДП SACK. Также в эту шину входят линии: запрос прерывания IRQ и подтверждение прерывания INTA.
