Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
CS 220 / ARM / ARM7TDMI_TechnicalReferenceManual.pdf
Скачиваний:
103
Добавлен:
16.04.2015
Размер:
1.63 Mб
Скачать

Introduction

1.3Block, core, and functional diagrams

The ARM7TDMI processor architecture, core, and functional diagrams are illustrated in the following figures:

Figure 1-2 shows a block diagram of the ARM7TDMI processor components and major signal paths

Figure 1-3 on page 1-7 shows the main processor (this is the logic at the core of the ARM7TDMI

Figure 1-4 on page 1-8 shows the major signal paths for the ARM7TDMI processor.

RANGEOUT0

 

2

 

 

 

 

 

chain

 

 

 

 

RANGEOUT1

EmbeddedICE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

EXTERN1

Logic

Scan

 

 

 

 

 

 

 

 

 

EXTERN0

 

 

 

 

 

 

 

 

 

Scan chain 0

 

nOPC

 

 

 

 

 

 

nRW

 

 

 

 

 

 

MAS[1:0]

 

 

 

 

 

 

nTRANS

 

 

 

 

 

 

nMREQ

 

 

 

 

 

 

A[31:0]

 

 

 

ARM7TDMI

 

 

 

 

 

 

main

All other

 

 

 

 

 

processor

signals

D[31:0]

 

 

 

 

logic

 

splitterBus

 

chainScan1

 

 

 

DIN[31:0]

 

 

 

 

 

 

 

 

 

 

DOUT[31:0]

 

 

 

 

 

 

 

 

 

 

 

 

SCREG[3:0]

 

 

 

TAP controller

 

 

IR[3:0]

 

 

 

 

 

 

TAPSM[3:0]

 

TCK

TMS

nTRST

TDI

TDO

 

Figure 1-2 ARM7TDMI processor block diagram

1-6

Copyright © 1994-2001. All rights reserved.

ARM DDI 0029G

Introduction

 

A[31:0]

 

ALE

ABE

 

Address register

Incrementerbus

PCbus

Address

 

 

 

incrementer

 

Register bank

 

(31 x 32-bit registers)

 

(6 status registers)

 

bus

32 x 8

 

ALU

Multiplier

 

 

 

A bus

 

 

 

Barrel shifter

bus

 

B

32-bit ALU

 

Scan control

Instruction decoder and logic control

DBGRQI

BREAKPTI

DBGACK

ECLK

nEXEC

ISYNC

BL[3:0]

APE MCLK

nWAIT

nRW

MAS[1:0] nIRQ

nFIQ

nRESET

ABORT

nTRANS

nMREQ

nOPC

SEQ

LOCK

nCPI

CPA

CPB

nM[4:0] TBE

TBIT HIGHZ

Instruction pipeline

Write data register Read data register

Thumb instruction controller

DBE nENOUT nENIN

D[31:0]

Figure 1-3 Main processor

ARM DDI 0029G

Copyright © 1994-2001. All rights reserved.

1-7

Introduction

Clocks and

timing

Interrupts

Bus controls

Power

Debug

 

 

 

 

MCLK

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TCK

 

 

 

 

 

 

 

nWAIT

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TMS

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ECLK

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TDI

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

nIRQ

 

 

 

 

 

 

 

 

 

 

 

nTRST

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

nFIQ

 

 

 

 

 

 

 

 

 

 

TDO

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ISYNC

 

 

 

 

 

 

 

 

 

 

 

TAPSM[3:0]

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

IR[3:0]

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

nRESET

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

nTDOEN

 

 

 

 

 

 

BUSEN

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TCK1

 

 

 

 

HIGHZ

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TCK2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

nHIGHZ

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SCREG[3:0]

 

 

 

 

BIGEND

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

11

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

nENIN

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

nENOUT

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

nENOUTI

 

 

 

 

 

 

 

 

nM[4:0]

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ABE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ALE

 

 

 

 

 

 

 

 

 

 

 

TBIT

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

APE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

DBE

 

 

 

 

 

 

ARM7TDMI

 

 

 

 

A[31:0]

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TBE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

BUSDIS

 

 

 

 

 

 

 

 

DOUT[31:0]

 

 

 

 

 

 

 

 

 

 

 

 

 

ECAPCLK

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VDD

 

 

 

 

 

 

 

 

 

 

 

D[31:0]

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VSS

 

 

 

 

 

 

 

 

 

DIN[31:0]

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

DBGRQ

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

nMREQ

 

 

 

BREAKPT

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SEQ

 

 

 

 

 

 

 

 

 

 

 

 

 

DBGACK

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

nRW

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

nEXEC

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MAS[1:0]

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

EXTERN1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

BL[3:0]

 

 

 

 

 

 

 

 

 

 

 

 

 

EXTERN0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

LOCK

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

DBGEN

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

nTRANS

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

RANGEOUT0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ABORT

 

 

 

 

 

 

 

 

 

RANGEOUT1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

nOPC

 

 

 

 

 

 

 

 

 

 

 

 

DBGRQI

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

nCPI

 

 

 

 

 

 

 

 

 

 

 

 

 

COMMRX

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CPA

 

 

 

 

 

 

 

 

 

 

 

 

 

COMMTX

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CPB

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Boundary scan

Boundary scan control signals

Processor mode

Processor state

Memory interface

Memory management interface

Coprocessor interface

Figure 1-4 ARM7TDMI processor functional diagram

1-8

Copyright © 1994-2001. All rights reserved.

ARM DDI 0029G

Соседние файлы в папке ARM