30

фронта сравнимы, то более близкими к реальным осциллограммам являются диаграммы рис. 2.11в.

Рис. 2.11. Логические состязания: а – схема; б, в – временные диаграммы

Таким образом, при изменении значения логической переменной x на выходе появляется импульс, в интервале которого выходная переменная не соответствует логической функции. Длительность таких импульсов (их часто называют "иголками") весьма мала (единицы-десятки наносекунд, в зависимости от типа микросхемы), поэтому они могут быть незаметны при осциллографических исследованиях. Однако эти импульсы могут быть причиной сбоев в работе цифровых схем. Анализ возможностей появления "иголок" и поиск методов нейтрализации эффекта логических состязаний должны производиться на стадии проектирования цифровых устройств.

2.2 Триггеры

Значения выходных переменных логических элементов однозначно определяются значениями входных переменных. Это означает, что логические элементы не обладают памятью. Однако для обработки информации, представленной в цифровой форме, необходимы и такие схемы, которые позволяют фиксировать данные и хранить их произвольное количество тактов.

Элементарная ячейка памяти, предназначенная для хранения одного бита данных, должна иметь два устойчивых состояния. Одному из состояний придается значение 0, другому - 1. Под действием внешних сигналов эта ячейка должна устанавливаться в одно из состояний и оставаться в нем необходимое время после окончания действия этих сигналов. В качестве таких ячеек памяти могут использоваться триггеры.

2.2.1 Бистабильная ячейка

Схему бистабильной ячейки, т.е. элементарной ячейки памяти с двумя устойчивыми состояниями, можно получить из двух элементов ИЛИ-НЕ, охваченных цепью положительной обратной связи (рис. 2.12).

ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ. ЧАСТЬ 1

32

входе x1 позволяет записать в триггер число 0. Этот вход обозначают буквой R (Reset - вход сброса, или установки в нуль). Активный уровень,

равный 1, на входе x2 позволяет записать в триггер число 1,. Этот вход обозначают буквой S (Set - вход установки). В соответствии с обозначениями входов такую бистабильную ячейку называют RSтриггером.

Комбинация R=1, S=1 является недопустимой, если схема используется в качестве бистабильной ячейки. При этом:

Q = 0

Q = 0

т.е. триггер не находится ни в одном из устойчивых состояний (неопределенное, или логически недопустимое состояние).

RSтриггер можно построить и на элементах И-НЕ (рис. 2.13). Активные уровни входных сигналов - нулевые, нейтральные - единичные. Такую ячейку называют RS - триггером с инверсными входами.

Рис. 2.13. Асинхронный RS-триггер на элементах 2И-НЕ и его условное графическое обозначение (УГО)

Рассмотренные схемы бистабильных ячеек являются базовыми элементами при построении более сложных и совершенных триггеров. Они также находят самостоятельное применение, например, в схемах подавления дребезга механических контактов.

2.2.2. Асинхронные и синхронные триггеры

По способу ввода информации триггеры могут быть асинхронными и синхронными.

Асинхронные триггеры имеют только информационные входы. Пример асинхронного триггера - рассмотренная выше бистабильная ячейка с информационными R и S входами. Асинхронные триггеры принимают состояние, предписываемое входными данными, непосредственно в момент поступления комбинации входных сигналов, отличающейся от

ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ. ЧАСТЬ 1

нейтральной. В ряде случаев это может оказаться недостатком. Например, логические состязания входных сигналов могут оказаться причиной ложных срабатываний триггеров.

Всинхронных триггерах момент записи данных, поступающих на информационные входы, определяется с помощью дополнительного сигнала синхронизации (тактовых импульсов). Этот дополнительный сигнал поступает на синхронизирующий, или, как его также называют, тактовый вход. Тактовые импульсы, формируемые специальным генератором, позволяют обеспечить работу всех элементов цифровых устройств в едином ритме.

Взависимости от того, как определяется момент записи входной информации, синхронные триггеры делятся на статические (с управлением по уровню тактовых импульсов), динамические (с управлением по фронту или срезу тактовых импульсов) и двухступенчатые ("ведущий-ведомый").

2.2.3. Статический синхронный RS-триггер

Асинхронный RS - триггер можно превратить в статический синхронный путем стробирования информационных сигналов тактовыми импульсами. Схема получающегося при этом триггера приведена на рис. 2.14. Она содержит два стробирующих элемента И, которые пропускают информационные сигналы на входы асинхронного триггера при единичном уровне синхронизирующего сигнала С (тактовых импульсов).

Таблица переключений триггера (табл. 2.2) указывает состояние триггера Qn+1 после подачи (n+1)-го тактового импульса в зависимости от

значений информационных сигналов, а также от состояния триггера Qn в предшествующем n-ом такте. При С=0 триггер работает в режиме хранения записанной информации.