Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
SHADOW / END.DOC
Скачиваний:
4
Добавлен:
16.04.2013
Размер:
674.3 Кб
Скачать

1.3 Разработка схем дозу следующих поколений

В начале 1993 г. фирма Toshiba совместно с IBM и Siemens приступила к разработке схемы ДОЗУ ёмкостью 256М бит. Работа велась в Научно-исследовательском центре перспективных полупроводниковых приборов фирмы IBM в г. Фишкиле. В июне 1995 г. на симпозиуме по УСБИС технологии, проходившем в г. Киото, было сообщенно о создании такой схемы, размещаемой на кристалле площадью 286 мм2 (на 13% меньше, чем у других созданных к настоящему времени схем ДОЗУ этого поколения ) и изготавливаемой по КМОП-технологии с 0,25-мкм топологическими нормами. Время выборки ДОЗУ равно 26 нс (в два раза меньше, чем у других схем этого поколения).

Несмотря на успехи “триумвитата”, первыми поставку опыт-ных образцов схем ДОЗУ ёмкостью 256М бит начали фирмы NEC и Samsung. В 1993 г. они приступили к пректированию 256-Мбит ЗУ. Совместное предприятие этих двух фирм сможет выпускать схемы с линиями шириной 0,2 мкм, но решение об освоении производства этих схем будет зависеть от того, насколько успешно будет налажен выпуск схем двух предыдущих поколений. Кроме того, отмечпется, что для промышленного изготовления схем ёмкостью 256М бит потребуется оснастить предприятие дорогостоящим оборудованием по обработке пластин диаметром 305 мм.

Созданы и первые функционирующие образцы схем ДОЗУ ёмкостью 1Г бит, о которых доложили в декабре 1994 г. на Между-народной конференции по электронным приборам (IEDM) фирмы Hitachi и в феврале 1995 г. на Международной конференции по твёрдотельным схемам (ISSCC) фирмы NEC.

Разработка 1-Гбит ДОЗУ на фирме NEC велась по двум направлениям. Усилия одной группы специалистов были сосредо-точены на совершенствовании структуры щелевого конденсатора, усилия другой - на совершенствовании базовой ячейки памяти. Первая группа с целью минимизации размеров конденсатора при сохранении приемлемого значения ёмкости вела поиск новых материалов диэлектрика и электрода. В результате проведённых исследований было решено в качестве диэлектрика использовать триоксид стронция-титана, характеризующийся высокой диэлект-рической постоянной. Применение нового диэлектрика повлекло за собой и замену материала электрода, для изготовления которого в настоящее время предложено использовать оксид рутения. Ёмкость нового конденсатора с высотой электродов 0,5 мкм и площадью 0,125 мкм2 равна 15 фФ.

Для уменьшения площади базовой ячейки памяти вторая группа предложила новую конфигурацию, названную диагональной разрядной шиной (DBL). В такой ячейки конденсатор так же, как и в обычных ячейках памяти ДОЗУ ёмостью 256М бит и выше, распо-лагается над разрядной шиной, которая имеет вид лестничного пролёта. Эта шина объединена с переключающим полевым тран-зистором, работающим в краевом режиме. Последний характе-ризуется слабой зависимостью порогового напряжения от напря-жения подложки,что позволяет получать хорошие рабочие харак-теристики при низком напряжении питания. Площадь базовой ячейки памяти, выполненной с 0,25-мкм топологическими нормами, равна 0,375 мкм2 (против 0,75 мкм2 для обычной структуры разряд-ной шины).

Отмечается, что по быстродействию такая базовая ячейка памяти уступает обычным, но разработчиков фирмы NEC это не смущает, поскольку новое ДОЗУ предназначено для построения основной или файловой памяти. Скорость переноса данных в схеме с 32-разрядными портами ввода/вывода и конвейерной обработкой на тактовой частоте 100 МГц составляет 400 Мбайт/с. Указывается, что для изготовления схемы использовались установки фотолитографии на основе эксимерного лазера и с источником излучения на I-линии.

ДОЗУ ёмкостью 1Г бит фирмы Hitachi предназначено для оперативной памяти рабочих станций и видеографических систем. Благодаря применению распределённой архитектуры столбцов, позволяющей исключить проблемы, связанные с фазовым сдви-гом тактовых импульсов, и буфера портов ввода/вывода с подав-лением переходных процессов схема с синхронной архитектурой интерфейса работает на частоте 200 МГц. Минимальная ширина элементов схемы равна 0,16 мкм, для их изготовления использо-вались совместно методы электронно- и фотолитографии с фазо-вым сдвигом и источником излученя на основе эксимерного лазе-ра. Изучается возможность объединения других методов литогра-фи, поскольку данная комбинация очень дорогостоящая. ДОЗУ ёмкостью 1Г бит фирмы Hitachi работает от источника питания на напряжение 1,5 В.

Как правило, опытные поставки новых схем начинаются через три года после того, как об их разработке доложено на конференции ISSCC. Исходя из этого правила, разработчики фирмы NEC планируют приступить к опытным поставкам 1-Гбит ДОЗУ в начале 1998 г.

Темпы развития технологии ДОЗУ столь высоки, что уже во второй половине 1995 г. фирма Toshiba сообщила о разработке технологии, пригодной для производства схем ДОЗУ ёмкостью 4Г бит. По этой технологии, позволяющей уменьшить величину тока схемы в режиме выборки в два раза, по сравнению с существую-щими схемами большой ёмкости, а также уменьшить токи утечки транзисторов за счёт работы источника питания в режиме ожида-ния, могут быть изготовлены схемы ёмкостью 4Г бит с величиной рассеиваемой мощности 150 мВт при работе от источника питания на напряжение около 1 В.

Снижение тока в режиме выборки достигнуто за счёт умень-шения амплитуды сигнала разрядной шины. Благодаря эффектив-ному использованию тока разрядной шины и комплементарного тока, генерируемого в отдельной “холостой” разрядной шине, появилась возможность увеличить коэффициент усиления сигналов записи и считывния в два раза. В результате обеспечивается стабильная работа при уменьшении на 1/4, по сравнению с обыч-ными схемами, амплитуды сигнала разрядной шины, при этом ам-плитуда сигнала считывания не уменьшается. В структуре нового ДОЗУ предусмотрено также устройство подавления помех, генери-руемых при отключении питания в режиме ожидания. Токи утечки снижены и за счёт изготовления схемы на КНИ (кремний на изоля-торе) подложке.

В структуре нового ДОЗУ, предложенной разработчиками фирмы Toshiba, две соседние базовые ячейки памяти используют одну общую шину слов (в традиционных схемах ДОЗУ через ячей-ку памяти проходят две шины слов и одна разрядная шина). Если обозначить топологическую норму как F, то теоретически мини-мальная площадь базовой ячейки памяти в традиционных схемах ДОЗУ равна 8F2, в схеме фирмы Toshiba - 6F2.

Отмечается, что с помощью КМОП технологии с 0,2-мкм то-пологическими нормами была изготовлена ячейка памяти площа-дью 0,29 мкм2. Таким образом, сделан первый шаг на пути созда-ния следующего поколения ДОЗУ ёмкостью 4Г бит.

Соседние файлы в папке SHADOW