Принцип работы цифровой части схемы. Начальные условия.

Т.к. УЗИД излучает зондирующий импульс только в момент переключения из обратного счета на прямой, ясно что не важно в каком состоянии (прямого или обратного счета) окажется устройство при включении.

Поясним это:

1. Устройство попало в состояние прямого счета. В этом случае зондирующий импульс не излучен, счетчики находятся в состоянии прямого счета. Они переполняются. Ситуация аналогична отсутствию отражающих предметов в контролируемой зоне. Сигнал “Вывод” не формируется. Начинается нормальный цикл работы УЗИД.

2. Устройство попало в состояние обратного счета. Зондирующий импульс не излучен. Счетчики находятся в состоянии обратного счета. Они переполняются. Сигнал “Вывод” не формируется. Начинается нормальный цикл работы УЗИД.

Принцип работы узид.

Задающий генератор, собранный на элементах DD1.1 иDD1.2 и кварцевом резонаторе вырабатывает тактовую частоту, впоследствии делящуюся счетчикомDD2.1 на 4. Частота тактового сигнала на выходе блока генератора равнаf_г= 8 кГц.

Схема устроена так, что триггер DD3.1 находится в состоянии логического “0”, если УЗИД находится в состоянии прямого счета. Если устройство находится в состоянии обратного счета, то триггер переключается в состояние логической “1”.

Прямой счет.

Тактовая частота поступает на вход 1 элемента DD5.1. На вход 2 элементаD5.1приходит логический ноль с выходаQ триггераDD3.1. Т.к.D5.1 - элемент, выполняющий функцию “ИЛИ - НЕ”, то на его выходе получается проинвертированный сигнал тактового генератора. Далее эта частота поступает на вход элемента “ИЛИ - НЕ”DD5.2.На второй входDD5.2 поступает сигнал с выходаDD2.2.Т.к. на входV DD2.2 подается логический “0” с выхода “Q” триггераDD3.1запрещая счет счетчику, то и выход 3 элементаDD2.2 находится в состоянии логического “0”. Итак, элементDD5.2 складывает тактовую частоту с логическим “0”, в результате чего тактовая частота подается на вход“C” счетчикаDD7. На вход±1 этого счетчика с выходатриггераDD3.1 подается логическая “1”, что соответствует прямому счету. Итак, при прямом счете на вход каскадно соединенных счетчиковDD7 иDD8 поступает тактовая частота с блока генераторов. При этом пока счетчикDD8не переполнен, сигнал «Переполнение» на его выходе не активен то есть на выходе находится логическая единица. Логическая 1 с этого выхода поступает на вход 1 элементаDD6.3 , выполняющего функцию логическое «или-не». Так как вход 1 этого элемента находится в состоянии логической 1 то на выходе элементаDD6.3 находится логический 0.Он поступает на вход элементаDD6.4, входы которого объединены. То есть элементDD6.4 выполняет функцию «инверсия», то есть выход элементаDD6.4находится в состоянии логической 1. С выхода элементаDD6.4логическая 1 попадает на входCтриггераDD3.1.СчетчикиDD7 иDD8находятся в состоянии прямого счета до тех пор, пока не совершится одно из двух событий:

1. Приемник выдает сигнал “Прием” на вход 2 элемента DD4.1

2. Сигнал “Прием” не поступил, но счетчики DD7 иDD8 переполнились.

Рассмотрим оба этих случая.

Случай 1: возникает, если зондирующий импульс, излученный устройством встретил препятствие, отразился от него и, вернувшись, был обработан схемой приемника, которая выдала сигнал “Прием” на вход цифровой части схемы (вход 2 элементаDD4.1). На входе 1 элементаDD4.1 находится логическая “1”, приходящая с выходатриггераDD3.1 (устройство находится в состоянии прямого счета). Активный уровень сигнала “Прием” - высокий. Т.к. элемент выполняет функцию “И-НЕ”, то при приходе высокого уровня на второй вход, выход элемента переключится из состояния логической “1” в состояние логического “0”. Этот логический “0” по окончании переходного процесса вRC-цепочке, собранной наR20 иC7, придет на вход 2 элементаDD5.4, реализующего функцию “ИЛИ-НЕ”.

RC-цепочкаR20,C7 включена для того, чтобы избежать гонки сигналов. Поясним это:

Рассмотрим часть схемы без этой RC-цепочки.

УЗИД находится в состоянии прямого счета. На выходе триггераDD3.1 находится логическая “1”. Сигнал “Прием” не активен (“Прием”=0). Выход элементаDD4.1 находится в состоянии логической “1”, а выход элементаDD5.4 в состоянии логического ”0”.

Сигнал “Прием” становится активным. Выход элемента DD4.1 переключается в состояние логического “0”. Этот логический “0” подается на вход элементаDD5.4 и начинает переключение выхода элементаDD5.4 из состояния логического “0” в состояние логической “1”. Логическая “1” с выхода элементаDD5.4 попадает на вход “Set” триггераDD3.1, в результате чего триггер начинает переключаться из состояния логической “1” состояние логического “0”. Что в свою очередь ведет к переключению выхода элементаDD4.1, а за ним иDD5.4. То есть в схеме присутствует “гонка сигналов”. Этого-то мы и избегаем, включая между выходом элементаDD4.1 и входом элементаDD5.4 линию задержки распространения сигнала, выполненную наRC-цепочке, состоящей изR20 иC7.

Итак, на первом входе элемента DD5.4находится логический “0”, обусловленный резисторомR15. По приходу логического “0” на вход 2 элементаDD5.4.Он переключится в состояние логической “1” на своем выходе. Эта “1” является активным уровнем сигнала “Вывод”, поступающего на блок вывода информации. Кроме того, логическая “1” С выходаDD5.4 поступает на входS триггераDD3.1, переключая его в состояние“set” (логическая “1” на выходеQ триггера). То есть УЗИД переходит в состояние обратного счета. Состояние обратного счета описано ниже, а сейчас рассмотрим

случай 2: ( сигнал “прием” не поступил. СчетчикиDD7,DD8 переполнились).СчетчикDD8выставляет логический 0 на своем выходе «Переполнение». При переполнении счетчиков формируется сигнал “Переполнение”. Активный уровень этого сигнала - низкий. С приходом следующего тактового импульса, который помимо входов C счетчиков подается на вход 2 элементаDD6.3, выполняющего функцию “ИЛИ-НЕ”, выход элементаDD6.3 переключится из состояния логического “0” в состояние логической “1”. Выход элементаDD6.4, инвертирующий выход элементаDD6.3, переключится в состояние логического “0”. Этот логический “0” приходит на вход триггераDD3.1. Т.к. триггерDD3.1 переключается по фронту сигнала на своем входеC, он остается в состоянии “Reset”.CчетчикDD8 из состояния “все единицы” переходит в состояние “все нули” и снимает сигнал переполнение. ЭлементDD6.3снова переключается в состояние логического “0”, а элементDD6.4 переключается в состояние логической “1”. На вход триггераDD3.1 поступает положительный фронт. В результате данные с входаD проходят на выходQэтого триггера. Т.к. входD триггераD3.1 соединен с выходомэтого же триггера, то при каждом положительном фронте на входеC триггер переключается в другое состояние. В нашем случае триггер из состояния“Reset”, соответствующего обратному счету, переключается в состояние “Set”, которое соответствует обратному счету.