- •12.1 Обобщённая структура компьютерных сетей
- •12.2 Классификация компьютерных сетей
- •7 Прикладной 6 Представительный 5 Сеансовый 4 Транспортный 3 Сетевой2 Канальный1 Физический
- •3.2.1 Коды с исправлением ошибок
- •3.2.2 Коды обнаруживающие ошибки
- •1.1 Основные понятия и определения
- •1.4 Многоуровневая организация вычислительных процессов
- •2.1 Комбинационные схемы
- •1) Конъюнкция (логическое умножение) .
- •2) Дизъюнкция (логическое сложение) .
- •3) Отрицание (инверсия) .
- •4) Конъюнкция и инверсия (Штрих Шеффера) .
- •5) Дизъюнкция и инверсия (Стрелка Пирса) .
- •6) Эквивалентность .
- •7) Отрицание эквивалентности .
- •3.1 Функциональные узлы последовательного типа
- •3.1.1 Регистры
- •3.1.2 Счётчики
- •3.2.1 Шифраторы и дешифраторы
- •3.2.2 Компараторы
- •3.2.3 Сумматоры
- •4.1 Основные характеристики и классификация процессоров
- •6.2.1 Прикладная программная модель процессоров Pentium
- •6.2.2 Системная программная модель процессоров Pentium
- •6.5 Перспективы развития процессоров
- •7.1 Иерархическая организация памяти
- •7.5 Ассоциативная память
- •8.4 Сегментно-страничная организация памяти
3.2.3 Сумматоры
Сумматор – устройство, выполняющее арифметическое сложение кодов /5, 10/. При этом также выполняются дополнительные операции: учёт знаков слагаемых, порядков слагаемых и т.д. Сумматоры применяются как самостоятельные устройства, так и входят в состав арифметико-логических устройств (АЛУ).
По числу входов различают следующие виды сумматоров /5/:
1) Полусумматоры – имеют два входа (по одному для каждого слагаемого) и два выхода (один – для суммы, второй – для единицы переноса). Такие сумматоры не учитывают при сложении текущих разрядов единицу переноса из соседнего младшего разряда.
2) Полные одноразрядные сумматоры – имеют три входа (по одному на каждое слагаемое и ещё один – для единицы переноса из соседнего младшего разряда) и два выхода (как в полусумматорах).
3) Многоразрядные сумматоры – состоят из нескольких полусумматоров или полных сумматоров и используются для сложения многоразрядных слов.
Принципы работы сумматоров рассмотрим на примере полного одноразрядного сумматора. Условное обозначение данного сумматора представлено на рисунке 3.6, а работу описывает таблица 3.4.
ai, bi – входы для i-ых разрядов слагаемых; ci-1 – вход для единицы переноса из соседнего младшего разряда; si – выход для суммарного значения i-ых разрядов; ci – выход для единицы переноса i-го разряда. |
Рисунок 3.6 – Условное обозначение сумматора
Многоразрядные сумматоры, в свою очередь, делятся на последовательные и параллельные.
В последовательных сумматорах обработка данных ведётся поочерёдно разряд за разрядом, начиная с младшего, на одном и том же оборудовании. В схему последовательного сумматора входят сдвигающие регистры слагаемых и суммы, а также триггер для запоминания переноса. Регистры и триггер тактируются синхроимпульсами. Сложив младшие разряды, сумматор вырабатывает сумму для младшего разряда и перенос, который запоминается на один такт. В следующем такте складываются вновь поступившие разряды слагаемых с учётом переноса из младшего разряда и т.д. Последовательный сумматор работает медленнее, чем параллельный, но позволяет сохранять промежуточный результат счёта.
Таблица 3.4 – Таблица истинности для полного одноразрядного
сумматора
-
ai
bi
ci-1
si
ci
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
В параллельных сумматорах слагаемые обрабатываются одновременно по всем разрядам и для каждого разряда используется своё оборудование. В устройстве применяется принцип «сквозного переноса»: бит переноса, формируемый на каждой стадии процесса сложения должен передвигаться через все последующие стадии до получения окончательного результата. Поэтому такой параллельный сумматор называют параллельный сумматор с последовательным переносом.
Более подробно с перечисленными выше, а также другими функциональными узлами ВМ можно ознакомиться в /4/.
После рассмотрения структуры и принципов работы отдельных функциональных узлов прейдём к изучению основных функциональных блоков компьютеров: памяти, процессора, устройств ввода-вывода.
Функциональные узлы последовательного и комбинационного типов. Сумматоры.
Сумматор – устройство, выполняющее арифметическое сложение кодов /5, 10/. При этом также выполняются дополнительные операции: учёт знаков слагаемых, порядков слагаемых и т.д. Сумматоры применяются как самостоятельные устройства, так и входят в состав арифметико-логических устройств (АЛУ).
По числу входов различают следующие виды сумматоров /5/:
1) Полусумматоры – имеют два входа (по одному для каждого слагаемого) и два выхода (один – для суммы, второй – для единицы переноса). Такие сумматоры не учитывают при сложении текущих разрядов единицу переноса из соседнего младшего разряда.
2) Полные одноразрядные сумматоры – имеют три входа (по одному на каждое слагаемое и ещё один – для единицы переноса из соседнего младшего разряда) и два выхода (как в полусумматорах).
3) Многоразрядные сумматоры – состоят из нескольких полусумматоров или полных сумматоров и используются для сложения многоразрядных слов.
Принципы работы сумматоров рассмотрим на примере полного одноразрядного сумматора. Условное обозначение данного сумматора представлено на рисунке 3.6, а работу описывает таблица 3.4.
ai, bi – входы для i-ых разрядов слагаемых; ci-1 – вход для единицы переноса из соседнего младшего разряда; si – выход для суммарного значения i-ых разрядов; ci – выход для единицы переноса i-го разряда. |
Рисунок 3.6 – Условное обозначение сумматора
Многоразрядные сумматоры, в свою очередь, делятся на последовательные и параллельные.
В последовательных сумматорах обработка данных ведётся поочерёдно разряд за разрядом, начиная с младшего, на одном и том же оборудовании. В схему последовательного сумматора входят сдвигающие регистры слагаемых и суммы, а также триггер для запоминания переноса. Регистры и триггер тактируются синхроимпульсами. Сложив младшие разряды, сумматор вырабатывает сумму для младшего разряда и перенос, который запоминается на один такт. В следующем такте складываются вновь поступившие разряды слагаемых с учётом переноса из младшего разряда и т.д. Последовательный сумматор работает медленнее, чем параллельный, но позволяет сохранять промежуточный результат счёта.
Таблица 3.4 – Таблица истинности для полного одноразрядного
сумматора
-
ai
bi
ci-1
si
ci
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
В параллельных сумматорах слагаемые обрабатываются одновременно по всем разрядам и для каждого разряда используется своё оборудование. В устройстве применяется принцип «сквозного переноса»: бит переноса, формируемый на каждой стадии процесса сложения должен передвигаться через все последующие стадии до получения окончательного результата. Поэтому такой параллельный сумматор называют параллельный сумматор с последовательным переносом.
Более подробно с перечисленными выше, а также другими функциональными узлами ВМ можно ознакомиться в /4/.
После рассмотрения структуры и принципов работы отдельных функциональных узлов прейдём к изучению основных функциональных блоков компьютеров: памяти, процессора, устройств ввода-вывода.
Основные характеристики и классификация процессоров.
Процессор – это функционально-законченное программно-управляемое устройство, непосредственно осуществляющее процесс обработки цифровой информации в компьютере /2 - 4, 6, 7, 10/.
В структуре ВМ процессор занимает центральное место. В большинстве случаев процессоры современных компьютеров реализуют на одном кристалле с использованием технологии СБИС. Соответствующую интегральную схему называют микропроцессором. Понятие микропроцессора в функциональном отношении совпадает с понятием процессор и отражает лишь особенности, связанные с его реализацией /2/. В дальнейшем эти два понятия (процессор и микропроцессор) будут использоваться как синонимы, функционально обозначающие одно и то же устройство.