ЦУМ / ddm-lectures

11

Iбн = Iкнβ .

Так как эмиттерный переход при насыщении открыт, то в этом режиме,

как и в активном

iб ≈ − u1 .

Rб

Кроме того, как было определено,

iк = Iкн ≈ E . Rк

Согласно двум последним формулам токи транзистора в режиме насыщения определяются лишь параметрами внешних (по отношению к транзистору) цепей схемы. Поэтому транзистор, работающий в режиме насыщения, на эквивалентной схеме часто считают точкой (точкой непосредственного соединения эмиттерного, коллекторного и базового электродов транзистора). Согласно двум последним соотношениям при понижении u1 в режиме насыщения (т. е. при увеличении абсолютной

величины отрицательного u1) ток iб увеличивается, все более превышая величину Iбн, а ток iк = Iкн не изменяется. Т. е ток iб в режиме насыщения не управляет током iк .

Режиму насыщения соответствует участок зависимости правее точки 2 на рис. 6, а и точка 2 на нагрузочной прямой (рис. 6, б). Активному режиму соответствуют прямые 1–2 на этих рисунках.

Быстродействие данного ключа ограничивается не только зарядом и разрядом паразитных емкостей (как для ключа на МОП-структурах), но и

процессами накопления и рассасывания заряда неосновных носителей в базе транзистора. Все это приводит не только к ненулевой длительности фронтов перепадов выходного напряжения, но и к задержке начала формирования фронта перепада при выключении ключа.

Рассмотренный ключ является основой построения транзисторно- транзисторной логики (ТТЛ). Правда, в этой логике используются положительные напряжения питания, n-p-n транзисторы.

Ключи с общим эмиттером используются при построении диодно- транзисторной логики (ДТЛ). В настоящее время сохранила свое значение одна ее разновидность – так называемая высокопороговая логика (серия К511) с повышенным до 15 В напряжением питания, Uпор : 7В ),

обладающая высокой помехоустойчивостью, благодаря чему эта логика используется в аппаратуре управления технологическими процессами, работающей в условиях интенсивных электрических наводок, в частности, в устройствах числового программного управления станками.

12

Ненасыщающиеся биполярные транзисторы используются при построении эмиттерно-связанной логики (ЭСЛ) Исключение насыщения здесь позволяет обеспечивать самое высокое быстродействие. Однако при этом потребляемая мощность самая большая, а плотность упаковки самая малая. [8, с. 9, 13, 14; 9, с. 63, 64].

Логические элементы

Литература

1.Е. П. Угрюмов Проектирование элементов и узлов ЭВМ. М. «Высшая школа», 1987 (уч. пособие).– 318 с.: ил.

2.В. Т. Фролкин, Л. Н. Попов Импульсные устройства. М. «Советское радио», 1980 (учебник).– 368с.: ил.

3.Л. М. Гольденберг Импульсные устройства. М. «Радио и связь», 1981 (учебник).– 222с.: ил.

4.Е. А. Зельдин Цифровые интегральные микросхемы в информационно- измерительной аппаратуре. Ленинград, Энергоатомиздат, 1986.–280 с.: ил.

5.Интегральные микросхемы: Справочник / Под ред. Б. В. Тарабрина.–

М.: «Радио и связь», 1984.– 528 с.: ил.

6.Аналоговые и цифровые микросхемы / Под ред. С. В. Якубовского – М.: Советское радио, 1979.– 336 с.: ил.

7.С. Т. Хвощ, Н. Н. Варминский, Е. А. Попов Микропроцессоры и микроЭВМ в системах автоматического управления: Справочник / Под общ. Ред. С. Т. Хвоща.– Л.: Машиностроение. Ленинградское отделение, 1987.– 640 с.: ил.

8.В. В. Баранов, Н. В. Бекин, А. Ю. Гордонов, Ю. А. Гордонов, А. В. Калинин, Е. П. Лепехин, Э. П. Савостьянов, В. П. Сидоренко, Ю. Н. Смирнов, В. В. Циркин. Полупроводниковые БИС запоминающих устройств: Справочник / Под ред. А. Ю. Гордонова и Ю. Н. Дьякова.– М.: Радио и связь, 1986.– 360 с.: ил.

Понятие о логических элементах и логических операциях

[1, с. 7…13, 24…31, 101; 2, с. 102…146; 3, с. 39…66; 4, с. 6…95;

5, с. 58, 60, 62, 187, 189, 192, 237…242; 7, с. 9…11, 13, 14, 30…33, 434, 435; 8, с. 6, 62…65, 73…94]

Логические элементы служат для выполнения простейших логических операций над цифровой (дискретной) информацией. При этом сигналы на входах и выходах логических элементов являются двоичными (бинарными) и представляют собой напряжение, способное принимать два различных значения: уровень логического нуля и уровень логической единицы.

13

Преобразования таких сигналов выполняются на базе трех простейших операций:

1. Логическое сложение, называемое также дизъюнкцией либо операцией ИЛИ, обозначается символом « » либо «+», т. е. записывается, например,

F = X0 + X1 + ... + Xn-1,

что читается: «F равно (есть) X0, или X1, или …, или Xn-1 – двоичные

значения (т. е. каждое из них 0 либо 1) n входных сигналов логического элемента (переменные), а F – двоичное значение выходного сигнала (результат выполнения операции).

2. Логическое умножение; называется также конъюнкцией либо операцией И, обозначается символом « » либо «×», либо пропуском знака между переменными, например,

F = X0X1...Xn-1

(F равно X0, и X1, и …, и Xn-1).

3. Логическое отрицание, называемое также инверсией либо операцией НЕ, обозначается чертой над переменной, т. е.

F = X

(F равно не X).

Эта операция реализуется изучавшимися ранее ключами, т. к. напряжения на входе и выходе для них имеют приближенно следующий вид.

В общем случае для n переменных результат операции ИЛИ равен 1, если хотя бы одна из переменных равна 1, а результат операции И равен 1 только тогда, когда все переменные равны 1.

Три операции И, ИЛИ, НЕ образуют функционально полную систему или логический базис: с помощью этих операций можно реализовать любое

15

либо

либо

Часто в условном названии элементов указывают число входов. Например, 3И-НЕ – условное название элемента И-НЕ с тремя входами:

&

2НЕ-ИЛИ – условное название элемента НЕ-ИЛИ с двумя входами:

1

Логические элементы кроме информационных входов могут иметь так называемые управляющие входы EZ и V.

EZ 1

V

При подаче логической единицы на вход EZ инвертор устанавливается в состояние, когда его выходное сопротивление весьма велико. Т. е. между

логическим инвертором и его нагрузкой оказывается включено достаточно большое сопротивление. Можно считать, что при этом логический инвертор

16

отключается от своих нагрузок. Такое состояние микросхемы называют высокоимпедансным или «третьим» состоянием.

Иногда его называют состоянием «отключено».

При EZ = 0 инвертор имеет малое выходное сопротивление, т. е. является генератором напряжения, иными словами подключается к нагрузке и создает на ней один из двух уровней напряжения, соответствующего логическому нулю или логической единице. Такое состояние микросхемы называют активным.

Возможность установки микросхемы в третье состояние широко используется для реализации так называемой операции выбор (выборки) микросхемы или, как еще говорят, выбора кристалла. Суть ее в следующем. Пусть с одной и той же нагрузкой соединены выходы различных микросхем. Операция выбора кристалла заключается в том, что сигнал установки в активное состояние подается лишь на одну из этих микросхем (эта микросхема одна «выбирается» из всех), т. е. лишь эта одна микросхема подключается к данной нагрузке.

Вход V часто называют разрешающим входом. Сигналы, поступающие на него, влияют на выходные сигналы при EZ = 0, причем в случае V =1 на всех выходах устанавливается логический нуль, а при V = 0 выходной сигнал Fi любого из шести элементов является инверсией входного

информационного сигнала Xi этого элемента. Входы типа EZ и V

встречаются не только у логических элементов, но и у других микросхем, причем могут иметь другие обозначения. Крестик на условном обозначении входа установки в третье состояние может опускаться.

Микросхемы с третьим состоянием иногда помечают символами Z или на условном обозначении. Например

1

или

Наличие 3-го состояния часто обеспечивается при построении микросхем запоминающих устройств.

Разрешающие входы микросхем тоже могут использоваться для выбора кристалла. Действительно, если информационные входы нескольких микросхем соединены вместе, т. е. на них поступают одни и те же сигналы, то эти сигналы будут влиять на состояние лишь тех микросхем, на которые подан соответствующий разрешающий сигнал (здесь V = 0). Т. е. эти микросхемы будут «выбраны».

Часто операция выбора кристалла реализуется при использовании и входов установки в 3-е состояние и разрешающих входов. Микросхемы

могут иметь и по нескольку входов установки в третье состояние и разрешающих входов. Иногда эти входы называют входами выбора кристалла или входами выбора микросхемы. Часто входом выбора кристалла

17

или микросхемы называют вход, получающийся при объединении входа установки в третье состояние и разрешающего входа. Часто обозначают CS

или CS .

Основные электрические характеристики и параметры полупроводниковых логических элементов в интегральном исполнении

1. Передаточная характеристика. Это одна из статических характеристик логического элемента (ее снимают при достаточно медленном изменении входного напряжения). Для определенности будем рассматривать «положительную» (прямую) логику, когда логическим нулям соответствует достаточно низкое напряжение, а логическим единицам – достаточно высокое (при «отрицательной» или инверсной логике нулю соответствует высокое напряжение, а единице – низкое). Для большей определенности рассмотрим типовую передаточную характеристику элемента транзисторно- транзисторной логики (ТТЛ), реализующего операцию И-НЕ. Эта характеристика представлена на рис. Сплошной линией. Она может быть снята как зависимость выходного напряжения uвых элемента (напряжения

между выходом интегральной схемы и ее корпусом – точкой с нулевым потенциалом) от напряжения uвх на одном из входов (т. е. между этим

входом и корпусом) при логических единицах на других входах.

На рисунке U1 – выходное напряжение, соответствующее логической

единице (несколько вольт), U 0 – выходное напряжение, соответствующее логическому нулю (десятые доли вольта). Пороговые уровни входного

напряжения

U1пор ≈Uпор0 ≈ Uпор ≈1,5 В.

Так как передаточная характеристика снята для элемента И-НЕ, причем на все его входы, кроме одного, на котором действует напряжение uвх ,

поданы логические единицы, то логическая единица на выходе может появиться лишь при uвх , соответствующем логическому нулю. Значит,

18

логическому нулю на входе элемента соответствует напряжение uвх <Uпор

(точнее, uвх £Uпор ), при котором согласно рисунку uвых =U1. Аналогично, напряжение uвх >Uпор (точнее, uвх ³Uпор ) действует на вход элемента как

логическая единица.

На участке AB, когда uвх »Uпор , логический элемент усиливает

изменения входного напряжения (с инверсией). Это происходит благодаря

работе транзисторов интегральной схемы ТТЛ при таких входных напряжениях в активном режиме.

Так как рассматриваемый элемент реализует операцию И-НЕ, то к

приведенной на рисунке характеристике должны быть близки и снятые для такого элемента статические зависимости uвых от напряжения на всех

соединенных вместе входах или от напряжения на нескольких, соединенных вместе входах, если напряжение на остальных входах существенно превышает Uпор и, следовательно, соответствуют логической единице.

Таким образом, передаточная характеристика одного и того же элемента может сниматься различными способами. Однако при любом из них должна

получаться зависимость, которая позволяет определить значения U1, U 0, U1пор , Uпор0 . Указанные значения будут иметь разброс, вызванный

различиями в способах снятия передаточной характеристики, различиями нагрузок элемента, температурными различиями, технологическими причинами. В связи с этим в справочной литературе приводят зону (полосу) в координатах (uвх , uвых ), внутри которой может находиться передаточная

характеристика элемента. Указывают также минимальные и максимальные

возможность использования выходных сигналов каждой микросхемы в качестве входных сигналов последующей микросхемы без применения каких-либо промежуточных согласующих устройств. Такое согласование в случае «положительной» логики будет обеспечено при следующих условиях:

Эти условия называют условиями согласования. Благодаря выполнению, например, первого из этих неравенств напряжение, соответствующее логическому нулю на выходе предыдущей микросхемы, будет действовать на вход последующей тоже как логический нуль.

Записанные неравенства должны выполняться с учетом разброса параметров

Uпор0 и U1пор .

19

2. Помехоустойчивость. Она характеризуется максимально допустимой амплитудой помехи на входе, при которой еще не нарушается нормальное функционирование микросхем.

Помеха положительной полярности складывается с напряжением U1

или U 0, поступающим на вход данной микросхемы с выхода предыдущей. Тогда результирующее входное напряжение увеличивается. Если указанная

помеха складывается с уровнем U1 (на входе микросхемы в отсутствие помехи была бы логическая единица, так как U1 > U1пор ) то результирующее напряжение по-прежнему будет действовать на вход микросхемы как

Uпор0 и тогда уже не будет действовать на вход микросхемы как логический

нуль. Если же это результирующее напряжение превысит U1пор , то оно будет

действовать как логическая единица. Т. е. при “положительной” логике

помеха положительной полярности не влияет в случае логической единицы на входе микросхемы, но способна перевести логический нуль на ее входе в

логическую единицу и таким образом нарушить правильное функционирование микросхем. Аналогично, помеха отрицательной полярности не влияет при логическом нуле на входе, но способна перевести логическую единицу в логический нуль.

С учетом действия помех условия согласования (1) принимают вид:

Uп+ =Uпор0 −Umax0 > 0 , Uп− =U1min −U1пор > 0, (2)

где Uп+ и Uп− – максимально допустимые амплитуды помехи соответственно положительной и отрицательной полярности. Часто эти две величины

обозначают Uп0 и U1п (максимально допустимые амплитуды помехи при

подаче на вход логического нуля и логической единицы).

Наибольшей помехоустойчивостью обладают ТТЛ и ДТЛ (диодно- транзисторная логика и особенно ее разновидность – высокопороговая логика) [4, с. 23…27; 5, с. 237…242].

3. Входная характеристика. Это еще одна статическая характеристика цифровых микросхем. Если положительным считать ток iвх , вытекающий из

интегральной схемы по одному их входных выводов (электродов), то входная характеристика ТТЛ-элемента И-НЕ будет такой, как показано на рисунке.

tзд рср = 0,5(t1,0зд р + tзд0,1р ),

половины от амплитуды перепада входного и выходного напряжений, как это показано на рисунке, где Um = U1 −U 0.