ЦУМ / ddm-questions
.pdfСписок вопросов по дисциплинам “Цифровые устройства и микропроцессоры” (часть 1),
“Вычислительная техника и информационные технологии”
1.Ключи на полевых транзисторах с индуцированными каналами одного типа про- водимости как основа построения логики n-МОП и p-МОП. Особенности под- ключения затвора нагрузочного транзистора к отдельному источнику напряже- ния.
2.Комплементарный ключ как основа построения логики КМОП. Анализ статиче- ских режимов и переходные процессы при переключении, ограничивающие бы- стродействие.
3.Ключ с общим эмиттером. Анализ статических режимов и переходные процессы при переключении, ограничивающие быстродействие.
4.Статические характеристики логических элементов (передаточная и входная). Условия согласования цифровых интегральных схем.
5.Помехоустойчивость цифровых интегральных схем.
6.Потребляемая мощность, работа переключения, коэффициент объединения по входу цифровых интегральных схем.
7.Параметры логических элементов, характеризующие быстродействие.
8.Статическая нагрузочная способность цифровых интегральных схем.
9.Динамическая нагрузочная способность цифровых интегральных схем.
10.Монтажная логика для элементов с открытым коллектором (ТТЛ, И2Л). 11.Монтажная логика для ЭСЛ. Особенности использования элементов с открытым
эмиттером.
12.Двоичные коды (числа) и коды типа “1 из N”. Понятие о последовательных и па- раллельных, однофазных и многофазных кодах, передаче цифровых сигналов по шинам.
13.Прямой, обратный и дополнительный коды. Правила выполнения арифметиче- ских операций при их использовании.
14.Использование модифицированных кодов для обнаружения факта переполнения разрядной сетки при выполнении арифметических операций над двоичными чис- лами.
15.Уровни (структурный и поведенческий) и формы описания проектируемых циф- ровых устройств.
16.Дешифраторы.
17.Шифраторы.
18.Мультиплексоры.
19.Демультиплексоры.
20.Цифровые компараторы.
21.Реализация переключательных (логических) функций и их систем при использо- вании интегральных схем дешифраторов, мультиплексоров и памяти.
22.Асинхронные RS-триггеры с прямым и инверсным управлением. 23.Одноступенчатый синхронные RS-триггеры. 24.Двухступенчатый асинхронный T-триггер.
25.Двухступенчатый синхронный T-триггер.
26.Одноступенчатый и двухступенчатый D-триггеры.
2
27.Двухступенчатый JK-триггер. Возможности его применения как универсального триггера.
28.TV- и DV-триггеры.
29.Особенности триггеров с динамическим управлением.
30.Применение триггера Шмитта в качестве порогового устройства.
31.Последовательные и параллельные регистры.
32.Последовательные счетчики прямого и обратного счета.
33.Параллельные счетчики прямого и обратного счета.
34.Принципы построения двоично-кодированных счетчиков.
35.Одноразрядный двоичный сумматор. Его поведенческое и структурное описание. 36.Структура и функционирование последовательного сумматора.
37.Структура и функционирование параллельного сумматора с последовательным переносом.
38.Структура и функционирование сумматора с условным переносом.
39.Структура и функционирование матричного умножителя.
40.Структура и функционирование масштабного умножителя.
41.Оперативные ЗУ. Их связи с процессором. Возможности наращивания инте- гральных ОЗУ.
42.Постоянные ЗУ и их разновидности. Связи ПЗУ с процессором.
43.Понятие об интерфейсе и архитектуре проектируемого объекта при его описании на языке VHDL.
44.Типы данных в языке VHDL. Их определение при декларации констант, пере- менных и сигналов.
45.Использование оператора процесса при описании объектов на языке VHDL. 46.Использование оператора if внутри оператора процесса при описании объектов
на языке VHDL.
47.Использование оператора case внутри оператора процесса при описании объектов на языке VHDL.
48.Использование оператора component при описании объектов на языке VHDL.