2.4.2. Комбинационные двоичные сумматоры

Двоичный сумматор (рис. 2.16) представляет собой логическое устройство, формирующее сумму S n-разрядных двоичных чисел А и В. При этом также создается сигнал переноса P в следующий (I + 1) разряд.

В

Рис. 2.16

основе построения многоразрядного сумматора лежит одноразрядный сумматор, представляющий собой устройство суммирования трех одноразрядных чисел: одноименных разрядов двух двоичных чисел и сигнала переноса от суммы предыдущих разрядов.

Таблица истинности одноразрядного сумматора (табл. 2.14), построенная по правилам суммирования двоичных чисел, приведена применительно к процедуре сложения k-х разрядов а_k, b_k и сигнала переноса P_k–1.

Т а б л и ц а 2.14                         

Pi–1	ak	bk	Sk	Pk
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Для получения алгебраических выражений выходных функций сумматора приведены их карты Карно (рис. 2.17, 2.18), анализ которых показывает, что функция поразрядного суммирования S_k не минимизируется, а функция переноса P_k может быть упрощена путем склеивания соседних клеток:

        (2.9)

или

   ? (2.10)

/ (2.11)

Итоговое выражение для функции S_k называется суммой по модулю 2 для трех переменных (напомним, что сумма по модулю 2 для двух переменных адекватна функции «исключительное или» и обозначается как М2).

Рис. 2.17 Рис. 2.18

Выражение (2.11) отражает закон функционирования так называемого мажоритарного элемента, работающего по принципу два из трех: выходной сигнал истинен, если истинны, по крайней мере, два из трех входных сигнала, что эффективно используется при резервировании устройства передачи цифровой информации.

Вариант реализации одноразрядного сумматора с использованием схем М2 и схемы 3-2И-ИЛИ показан на рис. 2.19.

Многоразрядный сумматор состоит из нескольких одноразрядных сумматоров (условно изображен на рис. 2.20 применительно к четырехразрядному сумматору). Входными сигналами здесь являются сигнал переноса cr от предыдущего сумматора (или другой внешний сигнал), а также сигналы от одноименных разрядов двоичных чисел А и В. Результат сложения выделяется на выходе в виде многоразрядного слова CRS₃S₂S₁S₀ с разрядностью на единицу большую разрядности входных чисел. В свою очередь путем каскадного включения сумматоров конечной разрядности можно построить сумматор еще большей разрядности. Так, например, чтобы осуществить суммирование двух восьмиразрядных чисел, необходимо иметь два четырехразрядных сумматор и выход переноса CR первого из них соединить со входом сr второго.

Рассмотренный сумматор называется последовательным, поскольку операция сложения в нем выполняется последовательно разряд за разрядом начиная с младшего, что вызывает задержку выходного сигнала переноса. Существуют и параллельные сумматоры с более сложным построением, когда выходной перенос

Рис. 2.19 Рис. 2.20

каждого разряда вырабатывается независимо от переноса соседнего младшего разряда, но при этом существенно уменьшается время задержки на выходе сумматора.

Помимо суммирования сумматоры находят применение и при реализации ряда других функциональных и арифметических задач. В числе их преобразование двоично-десятичного кода в двоичный и обратно, компараторы (схемы сравнения чисел) и др. Покажем это на следующих примерах.

1. Преобразователь двухразрядного двоично-десятичного кода в двоичный. Схема этого преобразователя, состоящая из двух четырехразрядных сумматоров, изображена на рис. 2.21.

Рис. 2.21

Вспомним, что в двоично-десятичной системе каждая десятичная цифра представляется двоичным эквивалентом. Например, двухразрядное десятичное число (его максимальное значение равно 99) запишется в виде двух тетрад с четырьмя двоичными разрядами в каждой: X₂X₁ = x₇x₆x₅x₄x₃x₂x₁x₀ = x₇80 + x₆40 + + x₅20 + x₄10 + x₃8 + x₂4 + x₁2 + x₀1 = x₇2³10 + x₆2²10 + + x₅2¹10 + x₄2⁰10⁰ + x₃2³ + x₂2² +x₁2¹ + x₀2⁰, где x₇ – x₀ принимают значение нуль или единица._. Двоичный же эквивалент числа будет иметь на один разряд меньше, т. е. X₂X₁ = = y₆y₅y₄y₃y₂y₁y₀ = y₆2⁶ + y₅2⁵ + e₄2⁴ + y₃2³ + y₂2² + y₁2¹ + y₀2⁰, где также y₆–y₀ равны нулю или единице.

Для перехода от двоично-десятичного представления числа к его двоичному эквиваленту заметим, что 80 = 2⁶ + 2⁴, 40 = 2⁵ + 2³, 20 = 2⁴ + 2², 10 = 2³ + 2¹, т. е. все эти числа могут быть выражены через степени числа два. Легко видеть, что младший разряд (2⁰) преобразуемых кодов совпадает. Другие же разряды двоичного кода получаются в результате суммирования одноименных двоичных разрядов, из которых состоят числа 80, 40, 20, 10. Этот принцип и отражен в схеме рис. 2.21.

2. Компаратор. Компаратор – это цифровое устройство, предназначенное для сравнения чисел, представленных в виде двоичных кодов. Здесь возможны следующие ситуации:

а) Двоичные числа А и В одинаковы

Возьмем инверсию от всех разрядов числа В, т. е. создадим новое число , и просуммируемА и В. На всех выходах сумматора, кроме выхода переноса, окажутся единичные значения, что позволяет установить равенство чисел.

б) Число А > B

Сумма числа А и инверсии числа В вызовет на всех выходах сумматора появление единичных значений.

в) Число А < В

Для установления этого неравенства достаточно убедиться, что не выполняются пункты «а» и «б».

В заключение приведем примеры нескольких типов сумматоров: К155ИМ1 – одноразрядный, К155ИМ2 – двухразрядный, К564ИМ1 – четырехразрядный двоичные сумматоры.