Электроника Ч2

181

Для повышения наглядности карта Карно заполняется знаками "1" и "0". Знак "1" записывается в те квадраты, комбинации которых соответст- вуют значению F = 1. В остальные квадраты записываются "0" (рис. 29.4, б). После заполнения квадраты с "1" объединяют в контуры.

Объединить можно 2, 4, 8 и т. д. квадратов. Это равносильно объеди- нению слагаемых функции для склеивания. Каждый квадрат может входить в несколько соседних контуров. Возможно объединение крайних квадратов на противоположных сторонах карты.

Объединением двух квадратов исключается один аргумент, четырех квадратов – два аргумента и т. д. В минимизированном выражении функции остаются только те аргументы, значение которых одинаково во всех квадратах контура. Например, для рис. 29.4, б результат минимизации будет иметь вид

F (x1, x2 , x3 ) = x1x2 + x1x3 + x2 x3

и полностью совпадает с выражением (29.6).

КОНТРОЛЬНЫЕ ВОПРОСЫ И ЗАДАЧИ

29.1. Поясните значение терминов: цифровой сигнал, состояние, алфавит, кодовая комбинация, разряд, длина кодовой комбинации.

182

29.2.Приведите формулу представления произвольного числа десятичной системы счисления двоичным кодом.

29.3.Представьте число 753

а) в двоичном коде, б) в двоично–десятичном коде.

Какой из вариантов более удобен?

29.4.Приведите схемные обозначения и правила выполнения логических операций для логических элементов ИЛИ, И, ИЛИ – НЕ, И – НЕ.

29.5.Приведите определение булевой функции и перечислите возможные формы

еепредставления. В каких целях применяется каждая из форм представления?

29.6.В чем заключается суть минимизации булевых функций?

29.7.С помощью теорем алгебры логики упростите логическое выражение:

F = АВС + АВС + АВС . Постройте схему, реализующую упрощенную функ-

цию.

29.8. Методом карт Карно минимизируйте функцию:

F = АВСD + АВСD + АВСD + АВСD + АВСD + АВСD. Постройте схему.

29.9. Минимизируйте функцию: F = АВС + АВС + АВС + АВС + АВС. Постройте схему.

ЛЕКЦИЯ 30. КОМБИНАЦИОННЫЕ УСТРОЙСТВА

Комбинационными называются логические устройства, выходные

функции которых определяются входными логическими функциями в мо-

мент их воздействия. К комбинационным устройствам относятся шифрато- ры, дешифраторы, преобразователи кодов, мультиплексоры и демультип- лексоры, сумматоры и компараторы.

183

Разрабатывать комбинационные устройства целесообразно в следую- щей последовательности:

–составляется таблица истинности;

–с помощью карты Карно находится минимизированное выражение логической функции;

–составляется логическая схема.

Рассмотрим принцип построения некоторых комбинационных уст- ройств.

1. ШИФРАТОРЫ

Шифраторы предназначены для преобразования цифровой информа- ции из десятичной системы счисления в двоичную. Для примера рассмот- рим принцип построения схемы преобразования цифр от "0" до "9" в код 8- 4-2-1. У такой схемы десять входов и четыре выхода. Наличие на одном из входов сигнала "1" приводит к появлению на выходах соответствующей ко- довой комбинации.

Приведенному словесному описанию соответствует комбинированная таблица истинности (таблица 30.1). Она определяет все возможные состоя-

ния входов и соответствующие им состояния выходов. Символами x0 x9

обозначены сигналы на входе шифратора (аргументы). Символами Q1 Q4 –

выходы шифратора (функции).

Из таблицы видно, что функция Q1 (колонка под Q1) равна 1 в тех случаях, когда на вход поступает информация о цифрах 1; 3; 5; 7 или 9. По- этому можно записать

Q1 = x1 + x3 + x5 + x7 + x9 .

184

Таблица 30.1

Теперь очевидно, что

Q2 = x2 + x3 + x6 + x7 ;

Q3 = x4 + x5 + x6 + x7 ;

Q4 = x8 + x9 .

Этап минимизации в данном случае отпадает, т. к. все функции пред- ставляют собой элементарные логические суммы. Схема шифратора, вы- полненная на элементах "ИЛИ", приведена на рис. 30.1, а.

Выходным кодом шифратора может быть любой другой код. Принцип построения остается прежним. Управляющим сигналом может быть "0". То- гда схема может быть построена на элементах "И".

185

Шифраторы выпускаются в микросхемном исполнении, например, КМ555 ИВ1, ИВ2, ИВ3. Пример схемного обозначения КМ555 ИВ1 приведен на рис. 30.1, б.

Управляющий сигнал микросхемы – "0", поэтому все входы и выходы инверсные. Вход EI – управляющий. Если на этом входе присутствует ло-

гическая "1", то все входы закрыты. Выходы EO и CS – контрольные. Они выдают информацию о состоянии схемы в данный момент.

2.ДЕШИФРАТОРЫ, ПРЕОБРАЗОВАТЕЛИ КОДОВ,

КОММУТАТОРЫ

Дешифраторы предназначены для преобразования цифровой ин- формации из двоичной системы счисления в десятичную. Для примера рас- смотрим принцип построения схемы преобразования кода 8-4-2-1 в цифры. У такой схемы четыре входа (по числу разрядов кода) и десять выходов. Сигнал «1» появляется только на том выходе дешифратора, номер которого соответствует виду входной кодовой комбинации.

187

Используя полученные выражения, можно построить схему дешифра- тора на элементах "НЕ" и "И". Но на практике такую схему чаще выполняют на элементах "НЕ" и "И-НЕ". При этом только на дешифрованном выходе будет уровень логического нуля (транзистор открыт), а на остальных выхо- дах – уровень логической "1" (транзистор закрыт). Такая схема потребляет меньшую мощность.

В микросхемном исполнении дешифраторы выпускаются в составе всех серий цифровых интегральных микросхем, например, К155 ИД1, КМ555 ИД18, 530 ИД14 и др. Условное графическое обозначение микросхе- мы К155 ИД3 приведено на рис. 30.3, а. Этот дешифратор имеет 4 входа и

16 выходов. Входы W 0 и W1 - управляющие. Преобразование осуществляет- ся только при низком уровне на обоих управляющих входах.

Преобразователи кодов (ПК) предназначены для преобразования од- ного двоичного кода в другой, например, кода Грея в код 8-4-2-1. Принцип построения ПК аналогичен принципу построения шифраторов и дешифра- торов. В микросхемном исполнении ПК обозначают индексами ПР.

Мультиплексоры и демультиплексоры образуют группу коммутато-

ров. Они служат для избирательного переключения сигналов (каналов). Мультиплексоры передают один из "n" входных сигналов на выход устрой- ства. Номер выбранного входа задается адресными сигналами (рис. 30.3, б). Например, трехзарядный адресный сигнал может управлять переключением восьми входов.

189

Рассмотрим пример. Выполним сложение двух цифр: 7 + 5

Важнейшая из арифметических операций – сложение. Вычитание – это сложение, в котором вычитаемое вводится в дополнительном коде. До-

полнительный код образуется как разность (N = 2n )− (вычитаемое). На-

пример, цифра 7 в прямом коде имеет вид 0111. Ее дополнительный код об- разуется как разность 16 – 7 = 9, т. е . 1001. Тогда вычитание можно проде- монстрировать следующими примерами:

Переносом старшего разряда пренебрегают. Умножение и деление мо- гут выполняться как последовательное сложение и вычитание.

В зависимости от способа обработки чисел сумматоры могут быть по- следовательного или параллельного типа. В последовательных сумматорах сложение чисел производится поразрядно, последовательно во времени. В сумматорах параллельного типа сложение всех разрядов происходит одно- временно.

Простейшим суммирующим элементом является одноразрядный по- лусумматор. Он имеет два входа – А и В для двух слагаемых и два выхода – S и P (рис. 30.4, б). Полусумматор обозначается буквами HS (half-sum). Таб- лица истинности полусумматора приведена на рис. 30.4, в. Таблица показы- вает, что функция S полностью совпадает с действиями (30.1). Поэтому можно записать:

S = AB + AB = A B.