Электроника Ч2

191

входом переноса последующего сумматора. Вход переноса сумматора пер- вого разряда заземлен (установлен логический "0"). Слагаемые Ai и Bi

складываются во всех разрядах одновременно, а перенос Pi поступает с окончанием сложения в предыдущем разряде Pi-1.

Сумматоры выпускаются в виде готовых изделий в составе многих се- рий цифровых микросхем. Например, К155 ИМ3 – четырехразрядный па- раллельный сумматор (рис. 30.6, б). Вход переноса P0 имеется только у младшего разряда, а выход только у старшего Р4. Это позволяет наращивать микросхемы и использовать их для выполнения различных арифметических операций.

4. ЦИФРОВЫЕ КОМПАРАТОРЫ

Цифровые компараторы предназначены для сравнения двух чисел, за- данных в двоичном коде одинаковой разрядности. Компараторы определяют равенство чисел, т. е. А = В и неравенство, т. е. A > B или A < B и имеют три выхода и 2·n входа. Выпускаются цифровые компараторы в виде готовых микросхем, например, К555 СП1 – четырехразрядный компаратор.

192

5. АРИФМЕТИКО – ЛОГИЧЕСКИЕ УСТРОЙСТВА

Арифметико – логические устройства (АЛУ) позволяют выполнять арифметические и логические операции над двумя n – разрядными кодовы- ми комбинациями в соответствии с заданной программой. Обычно n равно четырем, восьми или шестнадцати. Выпускаются АЛУ в виде самостоятель- ных БИС, но могут входить в состав других более сложных ИМС.

Условное обозначение АЛУ приведено на рис.30.7. Символами А и В обозначены входные сигналы (кодовые комбинации). Разряды соответст- вующих кодовых комбинаций обозначены цифрами, например, А1, А2, А3, А4

или В1, В2, В3, В4. Символами М, S0, S1, S2, S3 обозна- чены сигналы управляющих входов. Сочетание их значений определяет, какая именно операция может быть выполнена над входными сигналами. Симво- лом Р0 обозначен сигнал переноса из внешней цепи. При выполнении арифметической операции он до- бавляется в младший разряд АЛУ. На выходе АЛУ формируется сигнал переноса из старшего разряда – Р4. Выходы F1, F2, F3, F4 представляют результаты операций в каждом разряде.

При управляющем сигнале М = 0 АЛУ выполняет арифметические действия над входными числами А и В:

сложение А и В, вычитание В из А,

сложение или вычитание этих чисел с учетом единицы младшего раз-

ряда,

увеличение или уменьшение числа А на единицу,

193

пересылка чисел А и В со входа на выход, сдвиг чисел на один разряд влево (это эквивалентно умножению на

два) или вправо (это эквивалентно делению на два).

Какая именно операция выполняется, определяет комбинация управ- ляющих сигналов S0, S1, S2, S3.

При М = 1 АЛУ выполняет логические операции над кодовыми ком- бинациями А и В. Всего может быть выполнено 16 логических операций. Полный перечень операций приводится в справочных данных на АЛУ. Каж- дая операция поставлена в соответствие с кодовой комбинацией управляю- щих сигналов S0 ÷ S3.

КОНТРОЛЬНЫЕ ВОПРОСЫ И ЗАДАЧИ

30.1. Приведите определение комбинационных устройств и алгоритм их построе-

ния.

30.2.Составьте выражения для выходных булевых функций Q1 ÷ Q4 шифратора цифр в код 8-4-2-1, если управляющим сигналом является “0”.

30.3.Составьте таблицу истинности и выражения для выходных булевых функций F6 и F9 преобразователя кода 8-4-2-1 в код семисегментного индикатора цифр. Сегменты индикатора обозначить в соответствии с предлагаемой схемой.

30.4. По таблице истинности одноразрядного сумматора (рис. 30.5, б) составьте функции Si и Рi+1. Составьте схему, реализующую эти функции на логических элементах

НЕ, И, ИЛИ.

30.5. Составьте СДНФ выходной булевой функции F для мультиплексора на восемь информационных х0÷х7 и три адресных А1, А2, А3 входов.

194

30.6.Демультиплексор имеет информационный вход х, три адресных входа А1, А2, А3 и восемь выходов F0÷F7. Составьте булевы функции для выходов F3, F5 и F7. Предложите вариант реализации функций демультиплексора дешифратором.

30.7.Приведите назначение и условное обозначение АЛУ. Поясните назначение управляющих входов, а также входа Р0.

ЛЕКЦИЯ 31. ТРИГГЕРЫ

Ранее отмечалось, что основой построения любого устройства, ис- пользующего цифровую информацию, являются элементы двух типов: логи- ческие и запоминающие. Логические элементы и их применение для по- строения комбинационных устройств рассмотрены в предыдущих лекциях. Запоминающие элементы служат для хранения цифровой информации (со- стояния разрядов кодовой комбинации). В качестве запоминающих элемен- тов в цифровой электронике широко используются триггеры, построенные на элементах логики. Рассмотрим принципы построения и работы таких триггеров.

1.ОБЩИЕ СВЕДЕНИЯ И КЛАССИФИКАЦИЯ ТРИГГЕРОВ

Триггер – это устройство, имеющее два устойчивых состояния, спо- собное под воздействием управляющего сигнала скачком переходить из од- ного состояния в другое и хранить это состояние сколь угодно долго. Спо- собность триггера хранить состояние сколь угодно долго и определяет его "память". Триггеры классифицируются

–по числу информационных входов: с одним входом, с двумя входами

иболее;

195

–по моменту срабатывания: асинхронные и синхронные триггеры;

–по функциональному назначению: триггеры с раздельным запуском

(RS-типа), счетные (Т-типа), комбинированные (RST-типа), универсальные (JK-типа), задержки (D-триггер) и др.;

–по типу входного устройства: триггеры со статическими входами, триггеры с динамическими входами.

Статическими называют входы, по которым управляющий сигнал оказывает свое воздействие в течение всей его длительности. При динами- ческих входах сигнал воздействует на триггер только на длительности фронта или среза.

Все триггеры имеют два выхода – прямой "Q" и инверсный "Q ". Ин-

формация на одном выходе является инверсией информации на другом. В основу построения триггеров положено применение логических элементов "ИЛИ - НЕ" или "И - НЕ" и обратных связей.

2. RS ТРИГГЕР НА ЭЛЕМЕНТАХ “ИЛИ – НЕ”

Схема RS триггера на элементах "ИЛИ - НЕ" приведена на рис.31.1, а. На рис. 31.1, б показано его условное обозначение. Управление схемой осу- ществляется по уровню логической "1". Это значит, что когда на входах присутствует "0", т. е. R = 0, S = 0, состояние триггера не меняется. Уровень "0" является нейтральным.

Перед анализом работы схемы приведем логические действия элемен-

та "ИЛИ - НЕ":

196

Пусть после включения питания на входах и выходах схемы устано-

вились состояния: R = 0; S = 0; Q = 1; Q = 0 . Уровень "1" с выхода Q посту-

пает на вход С элемента Э2. На входе В по условию присутствует "0". Со- гласно (31.1), входные сигналы Э2 сформируют на его выходе уровень логи- ческого "0".

Этот уровень поступает на вход D элемента Э1. На входе А этого эле- мента также присутствует "0". Такие состояния, согласно (31.1), формируют на выходе Э1 уровень логической "1". Таким образом, состояние первого элемента поддерживает состояние второго и наоборот, т. е. это устойчивое состояние триггера.

Пусть в некоторый момент времени t1 на вход R поступает сигнал с логическим уровнем "1". Так как на входе D Э1 в это время присутствует уровень "0", то, согласно (31.1), уровень выхода Э1 скачком изменится с "1" до "0", т. е. Q = 0. Теперь на входы С и В элемента Э2 воздействует уровень логического "0". Поэтому выход Э2 скачком изменяет уровень от "0" до "1",

т. е. Q = 1.

Новое состояние триггера также устойчивое. Оно не изменится, когда на вход R будет воздействовать уровень логического "0". При поступлении на вход R новых "1" состояние триггера останется прежним. Оно изменится

197

только в том случае, когда уровень "1" поступит на вход S. Таким образом, RS-триггер управляется поочередно по двум входам.

Таблица возможных состояний триггера приведена на рис. 31.1, в. При отсутствии входных сигналов R = S = 0 триггер сохраняет информацию о последней из поступивших команд, т. е. служит элементом памяти. Сочета- ние входных сигналов S = R = 1 является недопустимым. При таком сочета- нии триггер может принять любое состояние, поэтому оно не применяется.

3.RS ТРИГГЕР НА ЭЛЕМЕНТАХ “И – НЕ”

Схема RS-триггера на элементах "И - НЕ" приведена на рис. 31.2, а. Его условное обозначение такое же, как и у триггера на элементах ИЛИ - НЕ. Собственно триггер собран на элементах Э3 и Э4. Элементы Э1 и Э2 вы- полняют роль инверторов. Логические действия для элементов "И - НЕ" имеют вид:

Управление схемой осуществляется по уровню логического "0". Уро- вень логической единицы для элементов "И - НЕ" является нейтральным. Допустим, что после включения питания на входах и выходах схемы уста-

новились следующие состояния: А = В = 1, Q = 1, Q = 0. Уровень "1" с вы-

хода Q поступает на вход С, а так как вход В = 1 по условию, то, согласно (31.2), на выходе элемента Э4 формируется уровень логического "0". Этот уровень поступает на вход D элемента Э3. Вход А этого элемента равен "1" по условию. По (31.2) эти уровни сформируют на выходе элемента Э3 логи- ческую "1". Таким образом, состояние элемента Э3 поддерживает состояние элемента Э4 и наоборот, т. е. это состояние триггера устойчивое. Совершен-

198

но аналогично можно показать, что состояние А = В = 1, Q = 0, Q = 1 также устойчиво.

Включение инверторов Э1 и Э2 позволяет изменить управляющий уровень входных сигналов, т. е. для входов S и R управляющим уровнем яв- ляется "1", а нейтральным "0". Поэтому возможные состояния схемы рис. 31.2, а соответствуют таблице рис. 31.1, в. Согласно этой таблице, состояние входов S = R = 0 является нейтральным и позволяет триггеру сохранять па- мять о последней из поступивших команд. Чтобы изменить состояние выхо- дов триггера, необходимо на вход S или R подать "1". Состояние S = R = 1 недопустимо.

Триггеры по рис. 31.1, а и 31.2, а переходят в новое состояние сразу после поступления входного сигнала и поэтому называются асинхронными.

4. СИНХРОННЫЕ RS-ТРИГГЕРЫ

Во многих устройствах необходимо синхронизировать во времени пе- реключение триггеров. Дело в том, что неодновременное переключение мо- жет привести к появлению непредусмотренных состояний устройства и к срыву его работы. Синхронные триггеры имеют дополнительный вход С для подачи на него синхронизирующего (тактового) импульса определенной длительности.

Синхроимпульс своим исходным (нулевым) значением блокирует (за- крывает) информационные входы S и R. В этом случае триггер не реагирует на входные сигналы, сохраняя предыдущее состояние. Триггер воспринима- ет информацию на входах, когда значение синхронного импульса равно "1" и переходит в новое состояние на интервале среза синхроимпульса.

199

Схема синхронного RS-триггера приведена на рис. 31.2, б. На рис. 31.2, в показано его условное обозначение. Во всех случаях, когда С = 0 на выходах элементов Э1 и Э2 уровни S = R = 1, т. е. нейтральны для элементов Э3 и Э4 независимо от состояния входных сигналов S и R. В этом и заключа- ется эффект блокирования входов.

При С = 1 сигналы на выходах элементов Э1 и Э2 становятся инверс- ными по отношению к сигналам на входах S и R. Их комбинация вызовет реакцию триггера в соответствии с таблицей рис. 31.1, в. Например,

–если S = R = 0, то S = R = 1 и триггер сохраняет «память» о преды- дущем состоянии;

–при S = 1, а R = 0, выходы S = 0; R = 1 и триггер переходит в состоя-

ние "1", т. е. Q = 1, Q = 0;

– если S = 0, а R = 1, то S = 1, R = 0 триггер переходит в состояние "0",

т. е. Q = 0, Q = 1.

Пример наглядно показывает, что для входов S, R и С управляющим уровнем является "1".

Кроме синхронных входов R и S синхронный триггер снабжается асинхронными входами SA и RA. Асинхронные входы позволяют задать триг-

200

геру определенное исходное состояние перед началом работы в синхронном режиме. При синхронном управлении триггером на входах SA и RA должен поддерживаться нейтральный уровень, т. е. "1".

5. УНИВЕРСАЛЬНЫЕ ТРИГГЕРЫ

Универсальные триггеры получены усложнением схемы RS триггера. Схемное усложнение позволило ликвидировать состояние неопределенно- сти и увеличить число входов. Обозначаются универсальные триггеры сим- волами JK, причем, вход J аналогичен входу S RS триггера, а вход K – входу R. Обычно схема имеет несколько (до трех) входов J и столько же входов K. Кроме того, JK-триггеры снабжаются установочными входами R и S. Эти входы асинхронные. При S = 1 триггер устанавливается в состояние

= 1. При R = 1 – Qn +1 = 0 .

Работа JK-триггера описывается таблицей рис. 31.3, а. Как и RS- триггер, JK-триггер сохраняет свое состояние при J = K = 0. Когда J = 1,

триггер переходит в состояние Qn+1 = 1. Если K = 1, – в состояние Qn+1 = 0 .

При J = K = 1 начальное состояние триггера меняется на противоположное,

т. е. Qn+1 = Qn . Это основное отличие JK от RS-триггера.

Условное обозначение JK-триггера показано на рис. 31.3,б, а времен- ные диаграммы, поясняющие его работу, на рис. 31.3, в. Во время действия тактового импульса С = 1 на интервале t1 − t2 вход J = 1. Поэтому в момент среза импульса С триггер переходит в состояние Q = 1. На интервале t2 − t3

С = 0. Триггер не воспринимает входную информацию. На интервале второ-

го тактового импульса t3 − t4 вход К = 1. Поэтому в момент t4 триггер пере-