Добавил:
ivanov666
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз:
Предмет:
Файл:Электронные цепи и микросхемотехника. Импульсные и цифровые устройства. Конспект лекций. Учебное пособие
.pdf
Таблица 4.7
T Qt Q
0 0 0
0 1 1
1 0 1
1 1 0
t + 1
По форме записи алгоритма это элемент «исключающее ИЛИ». Поэтому техническая реализация
Т-триггера не вызывает затруднений в
базисе И – НЕ или ИЛИ – НЕ. На практике, как уже отмечалось, для
реализации
Также из табл. 4.7 можно увидеть, что алгоритм работы
Т-триггера используют D-триггер.
Т-триггера
описывается уравнением
QQ
.
1tt
Если в синхронном
ходом
Q , то он превращается в Т-триггер, как показано на рис. 4.17,
D-триггере вход D соединить с инверсивным вы-
с условным изображением на рис. 4.18. Диаграммы, поясняющие работу, показаны на рис. 4.19.
TТ
D
T
C
Рис. 4.17 Рис. 4.18
Q
C
Q
TТ
Q
Q
C
Q
t
t
Рис. 4.19
131
Особенностью Т-триггера является то, что частота выходных сигналов в два раза меньше частоты сигналов на входе
пользовать
Т-триггер в качестве делителя частоты, поэтому Т-триггер
Т. Это позволяет ис-
очень часто называют триггером со счетным входом и используют для
двоичных счетчиков.
Существует ряд разновидностей
входами: счетный триггер с задержкой (
тактирующими входами (
ными входами (
SRT-триггер) и т. д.
TV-триггер), счетный триггер с установоч-
4.2.4. JK-ТРИГГЕР
Т-триггеров с дополнительными
ТD-триггер), счетный триггер с
Асинхронный JK-триггер (рис. 4.20, а) представляет собой триггер
с двумя входами
глийских слов:
J
J и K (обозначение происходит от начальных букв ан-
jump – прыжок, переброс; keep – держать, сохранять).
T
Q
J
T
Q
J
T
Q
С
Q
K
а б в
K
Q
K
Q
Рис. 4.20. Универсальный JK-триггер
Триггер функционирует в соответствии с таблицей переходов
(табл. 4.8). Из таблицы видно, что при комбинации сигналов
K = 1 триггер инвертирует свое состояние, т. е. при JK = 1
и
В остальных случаях
JK-триггер ведет себя точно так же, как и
QQ
1tt
SR-триггер. Причем вход J подобен входу S, а вход K – входу R.
Если по табл. 4.8 построить карту Карно и осуществить минимизацию, то получим алгоритм работы
QJQKQ
JK-триггера:
1tt
t
132
.
J = 1
.
Таблица 4.8
J K Qt Q
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0
t + 1
По данной формуле можно реализовать JK-триггер в базисе И – НЕ
и базисе ИЛИ – НЕ.
Если у данного триггера объединить входы
гер со счетным входом (рис. 4.20,
б).
В интегральной схемотехнике распространение получили
J и K, то получится триг-
JK-триг-
геры с динамическим управлением. Динамическое управление предполагает управление перепадами сигналов. На рис. 4.20,
в показан син-
хронный триггер с управлением по заднему фронту импульса (переход
сигнала из единицы в ноль). Синхронные
коммутации внешних выводов можно превратить в
JK-триггеры путем простой
SR-, D- и Т-триг-
геры. Поэтому данный вид триггера часто называют универсальным.
Для получения
тор, при этом вход
Если на вход
хронный
JK-триггер будет выполнять функции SCR-триггера.
Для получения триггера со счетным входом (
объединить входы
вход
С будет играть роль входа Т.
D-триггера надо соединить входы J и K через инверJ будет выполнять функцию D-входа.
J подавать сигналы S, а на вход K – сигналы R, то син-
Т-триггера) достаточно
J и K и подать на них единичный сигнал. Тогда
133
Лекция № 15
А
4.3. РЕГИСТРЫ ПАМЯТИ И СДВИГА
Регистры – это последовательностные цифровые устройства, выполняющие функции хранения информации и сдвиг ее на определенное число разрядов. По выполняемым функциям различают регистры
памяти и регистры сдвига. Последние могут не только сохранять записанную информацию, но и осуществлять ее сдвиг вправо или влево,
преобразовывать последовательный двоичный код в параллельный и
наоборот
рис. 4.21. Регистр состоит из цепочки
входы которых поступают сигналы
ществляется общим синхроимпульсом
.
Регистры классифицируются по следующим видам:
накопительные (регистры памяти, хранения);
сдвигающие.
В свою очередь, сдвигающие регистры делятся:
по способу ввода-вывода информации:
– на параллельные,
– последовательные,
– комбинированные;
по направлению передачи информации:
– на однонаправленные,
– реверсивные.
Вариант регистра памяти на тактируемых
D-триггерах изображен на
D-триггеров, на информационные
,,
АА
012
, а тактирование осу-
С.
А0
D
C
А0 А1 А2 А2А1
TТ0
D
C
Рис. 4.21
TТ1TТ2
D
C
С приходом переднего фронта тактовой частоты регистр запишет
код
А и будет хранить его до следующего такта, который подтвердит его
или запишет новое значение.
134
Основная идея построения регистра сдвига поясняется рис. 4.22, на
котором показана цепочка из последовательно соединенных
причем выход предыдущей ячейки соединен с входом
D-триггеров,
D следующей.
Q
X
i
D
T
1
D
TT
Q
2
D
Q
3
T
D
Q
4
0001
С
C
C
Рис. 4.22
C
C
Такое последовательностное устройство используется для сдвига
m-разрядных чисел в направлении влево или вправо в зависимости от
очередности следования разрядов числа
нала
x в некоторый такт появится на выходе регистра сдвига
m тактов).
рез
X (значение входного сиг-
Q
че-
m
Рассмотрим логику работы в соответствии с табл. 4.9.
Таблица 4.9
№ такта Данные Q
1
0 0 0 0 0 0
1 1 1 0 0 0
2 0 0 1 0 0
3 0 0 0 1 0
Q
2
Q
3
Q
4
4 0 0 0 0 1
В исходном состоянии на выходах всех триггеров отмечается логический сигнал «0». При подаче логического сигнала «1» младшего
разряда числа на вход 1-го триггера он запоминается в нем в момент
действия положительного перепада тактового импульса. Состояние
же остальных триггеров не меняется, так как на их входах были логические сигналы «0». Во время второго
тактового импульса на входе
первого триггера действует логический сигнал «0», на входе второго
триггера – логический сигнал «1», на входе третьего и четвертого –
135
логические сигналы «0». Эти сигналы запоминаются триггерами,
Х
на входе которых они действовали, т. е. осуществляется сдвиг единицы вправо, и т. д.
Таким образом, за четыре такта осуществляется последовательный
ввод в регистр четырехразрядного двоичного числа.
Рассмотрим накопительный регистр с параллельными вводом и вы-
водом информации (рис. 4.23).
Рис. 4.23
Основой регистра являются D-триггеры, которые на своих выходах
повторяют значения сигналов на входах
–X
(информационные
14
входы) при логическом сигнале «1» на входе синхронизации (т. е. осуществляется параллельный ввод входной информации в регистр). На четырех двухвходовых элементах «И» реализованы схемы совпадения,
входные сигналы которых совпадают с выходными сигналами тригге-
ров в том случае, когда на вход
Y
подана логическая единица. Таким
2
образом осуществляется параллельный вывод информации. То есть
–1Y
– параллельная запись;
1
12
0YY
– хранение;
1Y
– параллель-
2
ное считывание.
136
4.4. СЧЕТЧИКИ ИМПУЛЬСОВ
K
По существу, счетчик представляет собой совокупность соединенных определенным образом триггеров. Основной параметр счетчика –
модуль счета. Это максимальное число единичных сигналов, которое
может быть сосчитано счетчиком. Счетчики обозначают через СТ.
Счетчики классифицируют:
по модулю счета:
двоично-десятичные;
двоичные;
с произвольным постоянным модулем счета;
с переменным модулем счета;
по направлению счета:
суммирующие;
вычитающие;
реверсивные;
по способу формирования внутренних связей:
с последовательным переносом;
с параллельным переносом;
с комбинированным переносом;
кольцевые.
4.4.1. СУММИРУЮЩИЙ СЧЕТЧИК
Такой счетчик построен на четырех JK-триггерах, которые при
наличии на обоих входах логического сигнала «1» переключаются в моменты появления на входах синхронизации отрицательных перепадов
напряжения (рис. 4.24,
а).
Временные диаграммы, иллюстрирующие работу счетчика, приведены на рис. 4.24,
б. Через
обозначен модуль счета (коэффициент
с.и
счета импульсов). Состояние левого триггера соответствует младшему
разряду двоичного числа, а правого – старшему разряду. В исходном состоянии на всех триггерах установлены логические нули. Каждый триггер меняет свое состояние лишь в тот момент, когда на него действует
отрицательный перепад напряжения. Таким образом, данный счетчик
реализует
суммирование входных импульсов.
137
Q
1
1
J
F
1
TT1
C
K
1
1
TT2 TT3
J
C
KK
Q
2
1
J
C
1
Q
3
1
TT4
J
C
1
K
Q
4
на все входы J и K поданы сигналы «1»
а
12345678
F
Q
1
Q
2
Q
3
Q
4
0000 0001 0010 0011 0100 0101 0110 0111 1000
4
m
2216
K
с.и
б
Рис. 4.24
Из временных диаграмм видно, что частота каждого последующего импульса в два раза меньше, чем предыдущая, т. е. каждый триггер делит частоту входного сигнала на два, что и используется в делителях частоты.
4.4.2. ВЫЧИТАЮЩИЙ СЧЕТЧИК
Вычитающий счетчик с последовательным переносом.
Схема и временные диаграммы работы приведены на рис. 4.25.
В счетчике используется три
тает в режиме
Т-триггера (триггера со счетным входом). На входы J и K
JK-триггера, каждый из которых рабо-
каждого триггера поданы логические сигналы «1», поэтому по приходе
заднего фронта импульса, подаваемого на его вход синхронизации
С,
каждый триггер изменяет предыдущее состояние. Вначале сигналы
138
на выходах всех триггеров равны единице. Это соответствует хранению
в счетчике двоичного числа 111 или десятичного числа 7.
Q
1
1
J
F
1
TT1
C
K
1
J
C
1
Q
1
KK
Q
2
TT2 TT 3
1
J
C
1
Q
2
Q
3
Q
3
а
123456 78
F
Q
1
_
Q
1
Q
2
_
Q
2
Q
3
000001010011100101110111
01234567
б
После окончания первого импульса
Q
яние: сигнал
станет равным нулю, a
1
Рис. 4.25
F первый триггер изменяет состо-
Q
– единице. Остальные триггеры
1
при этом свое состояние не изменяют. После окончания второго импульса
синхронизации первый триггер вновь изменяет свое состояние, переходя в
состояние «1» (
Q
= 0). Это обеспечивает изменение состояния второго
1
триггера (второй триггер изменяет состояние с некоторой задержкой по отношению к окончанию второго импульса синхронизации, так как для его
опрокидывания необходимо время, соответствующее времени срабатывания его самого и первого триггера). После первого импульса
F счетчик хра-
нит состояние «110». Дальнейшее изменение состояния счетчика происходит аналогично изложенному выше. После состояния «000» счетчик вновь
переходит в состояние «111».
139
4.4.3. КОЛЬЦЕВЫЕ СЧЕТЧИКИ
K
Это замкнутые в кольцо регистры сдвига, состояние триггеров которых изменяется под воздействием входных сдвигающих импульсов. Простой вариант такого счетчика, состоящего из двух
D-тригге-
ров и схемы 2ИЛИ – НЕ, изображен на рис. 4.26. Принцип работы
схемы счетчика (он же делитель частоты) поясняется таблицей истинности (табл. 4.10) и диаграммами рис. 4.27.
Таблица 4.10
С Q
0 0 0 1
1 1 0 0
2 0 1 0
3 0 0 1
4 1 0 0
D
C
Q1 Q2
TT1 TT2
C
Q
1
D
C
Рис. 4.26
2
1
Q
Q3
3
Как видно из рис. 4.27, приход каждого тактового импульса вызывает
продвижение единичного состояния от одной ячейки к другой в соответствии с законами их функционирования. Частота выходных импульсов
оказывается здесь в три раза меньше частоты тактовых импульсов.
Для построения подобного счетчика с коэффициентом cчета
понадобилось бы количество счетных триггеров
K = n – 1, что при
сч
= n
1n
ограничивает его область применения в качестве делителя частоты.
Более предпочтительной выглядит структура кольцевого счетчика
с перекрестными связями, пример построения которого приведен на
рис. 4.28.
Таблица состояний счетчика (табл. 4.11) и диаграммы его работы
(рис. 4.29) иллюстрируют процесс формирования выходных импульсов
,,.QQ Q
123
140
Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]