Добавил:
ivanov666
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз:
Предмет:
Файл:Электронные цепи и микросхемотехника. Импульсные и цифровые устройства. Конспект лекций. Учебное пособие
.pdf
AB
А
A
A
A
A
A
f
CD
01
00 10
11
2
00
01
11
10
1
1
11
Рис. 4.11
1
1
1
1
1
1
3
4
В карте обведены группы минтермов, удовлетворяющие обозначен-
ной выше особенности:
1) нижняя слева группа включает два минтерма
BCD
и
BCD
которые можно объединить (склеить) и получить укороченное слагае-
АВС ;
мое
2) аналогичное объединение можно провести с минтермами, образу-
ющими полный квадрат, сумма которых не зависит от значений переменных В и D, и остается
C
;
3) объединяя полный столбец, получим CD;
4) объединяя крайние противоположные, но являющиеся соседними
минтермы
BCD
и
BCD
, получим
BD .
Это позволяет сократить число членов суммы минтермов и получить
минимизированное выражение записанной в карту Карно булевой функции:
ABC AC CD ABD
. Полная форма СДНФ содержит, как
показано выше, девять полных конъюнкций с четырьмя переменными в
каждой из них.
Обобщающими сказанное можно назвать следующие правила записи минимизированного логического выражения для функции по
карте Карно.
Выделяются блоки, заполненные единицами.
1.
2. Блок должен быть прямоугольным и содержать 2, 4, 8 и т. д. кле-
ток.
,
121

3 Блок должен быть возможно большим, а количество блоков – наи-
меньшим.
4. Клетки, находящиеся симметрично относительно горизонтальной
и вертикальной осей симметрии карты Карно, считаются соседними.
5. Одна и та же клетка может входить в несколько блоков.
6. Недоопределенные функции записываются в клетки карты с лю-
бым значением, способствующим ее минимизации.
7. Функция выписывается
из карты Карно в виде суммы минтермов,
описывающих выделенные блоки, элементы которых удовлетворяют
правилу склеивания.
8. Инверсное значение функции можно получить, если по тем же
правилам выделять блоки, заполненные нулями.
Метод карт Карно достаточно эффективен и надежен при числе переменных функции, не превышающем значения 5, 6. При большем количестве переменных используются
другие алгоритмы минимизации
логических выражений, например, методы Квайна и Мак-Класски, с которыми можно ознакомиться в рекомендованной литературе.
4.2. ТРИГГЕРЫ НА ЛОГИЧЕСКИХ ЭЛЕМЕНТАХ
Как было рассмотрено выше, триггер – это логический элемент, имеющий два устойчивых состояния на выходе и содержащий элементарную ячейку памяти. В общем случае схема управления триггером преобразует входные информационные сигналы в совокупность сигналов,
действующих непосредственно на входы ячейки памяти.
Триггеры находят применение в формирователях импульсов, генераторах импульсов, счетчиках
и делителях частоты и т. д. Каждый цифровой автомат, число состояний которого не менее двух, непременно
содержит такой элемент.
Триггеры различаются по ряду разделяющих признаков, в числе ко-
торых основными являются два: 1) по способу записи информации;
2) по закону функционирования, т. е. логическому уравнению, устанавливающему связь между входными информационными
сигналами и вы-
ходным сигналом.
По способу записи информации различают асинхронные и синхронные триггеры. В асинхронных триггерах изменение состояния на
выходе происходит одновременно с изменением значений входных
сигналов.
122

Для синхронных триггеров переход в новое состояние имеет место
R
только при поступлении дополнительного синхронизирующего (тактового) сигнала на синхронизирующий вход C.
В свою очередь, синхронизация может осуществляться или значением уровня синхронизирующего сигнала, или фронтом (перепадом).
При синхронизации уровнем триггер может переключаться многократно в течение всей длительности уровня синхронизации, а состояние
его выхода остается неизменным в паузах между синхроимпульсами
при любых изменениях управляющих сигналов.
Синхронизация фронтом означает, что переключение триггера про
-
исходит только в момент возникновения синхроимпульса, т. е. за время
его действия триггер может переключиться всего один раз.
Закон функционирования (или характеристическое уравнение) триггера устанавливает связь между очередным значением выходного сиг-
1 nQ
нала
(в момент
шествующим значением
1 nt
), значениями управляющих сигналов и пред-
n
Q (в момент
n
t
).
В цифровой технике используются триггеры разного типа. Рассмотрим некоторые из наиболее распространенных.
4.2.1. RS-ТРИГГЕР
Асинхронный RS-триггер – это двухвходовой триггер, управляе-
мый сигналами R и S таким образом:
1) если S = 0, R = 0, то состояние Q на выходе триггера не изменяется;
2) если S =1, R = 0, то состояние Q = 1;
3) если S =0, R = 1, то Q = 0;
4) если S = 1, R = 1, то состояние Q cчитается неопределенным.
Заданные условия функционирования триггера удобно отразить в
таблице истинности (табл. 4.3), в которой аргументами выходной функ-
n
ции триггера
ной связи
Q , снимаемый непосредственно с выхода триггера.
1 nQ
являются входные сигналы
n
n
S
,
и сигнал обрат-
Обратим внимание на позиции под номерами 6, 7, соответствующие
единичным значениям управляющих сигналов. При синтезе схемы триггера выходная функция
1 nQ
может принимать как значение единицы,
так и значение нуля, что предопределяет возможность получения
123

четырех логических уравнений, описывающих работу триггера, и, следовательно, четырех вариантов его построения.
Таблица 4.3
№ п/п S
n
n
R
n
Q
n + 1
Q
0 0 0 0 0
1 0 0 1 1
2 0 1 0 0
3 0 1 1 0
4 1 0 0 1
5 1 0 1 1
6 1 1 0 x
7 1 1 1 x
Остановимся на одном из них, наиболее распространенном, полагая
x = 1. Именно этому варианту соответствует основная схема RS-триггера, для реализации которой составим карту Карно (табл. 4.4) и найдем
R
nQn
1 nQ
.
Таблица 4.4
минимизированное выражение функции
Sn
00 01 11 10
0 1
1 1 1 1 1
Легко видеть, что объединению подлежит вся строка, где значение
n
1
S
, и столбец, где 01
nn
RQ . После проведения этой процедуры по-
лучим характеристическое уравнение RS-триггера
1nnnn
QSRQ
.
Если записать алгоритм работы данного триггера в неминимальной
форме, то он выглядит следующим образом:
QSQRQ.
124

Покажем, как можно синтезировать SR-триггер в базисе И – НЕ.
R
R
R
R
R
Для этого проведем следующие преобразования:
()QSRQSRQ
.
По данному соотношению на рис. 4.12, а показана схема триггера в
базисе И – НЕ. Если исключить инверторы на входе схемы, то получится
интегральный триггер с инверсными входами (обозначение показано на
рис. 4.12, б).
S
R
а б
S
Рис. 4.12. RS-триггер в базисе И – НЕ
Q
Q
S
S
S
S
T
T
Q
Q
Q
Q
Подобным же образом можно синтезировать RS-триггер в базисе
ИЛИ – НЕ.
Запишем логическую форму триггера в следующем виде:
QSRQ
QSRQSRQSRQ
;
.
По полученному соотношению на рис. 4.13, а построена схема триггера в базисе ИЛИ – НЕ (обозначение показано на рис. 4.13, б).
Схема состоит из двух инверторов, замкнутых в кольцо положительной обратной связи.
125

R
1
Q
Q
ST
1
S
а б
Q
Рис. 4.13
R
Q
На рис. 4.14 приведены диаграммы (рис. 4.14, б), поясняющие работу RS-триггера на элементах И – НЕ (рис. 4.14, а).
S
&
S
R
&
а б
Q
Q
R
Q
Q
t
t
t
t
Рис. 4.14
Отметим некоторые особенности управления представленными схемами. Схема триггера на элементах ИЛИ – НЕ управляется прямыми
значениями входных сигналов, а на элементах И – НЕ – инверсными,
что подчеркивается соответствующими знаками инверсии (триггер на
элементах И – НЕ часто называют RS-триггером с инверсными входами).
126

И еще один важный момент: значения управляющих сигналов
t
должны непременно удовлетворять условию SR = 0. Поясним это требование на примере схемы рис. 4.12. Пусть сигналы S = R = 1. Тогда и
Q
прямое значение выхода
, и инверсное Q окажутся одинаковыми и
равными нулю, поскольку подобная ситуация не запрещена условиями
работы триггера. Что же произойдет, если в некоторый момент времени
входы S и R одновременно примут значение 0? С одинаковой вероятностью выход триггера при этом окажется в состоянии единицы или нуля,
т. е. возникнет недопустимая неопределенность в работе триггера
.
RS-триггер, синхронизируемый уровнем. Схема синхронного
триггера на элементах И – НЕ, его условное обозначение и временные
диаграммы работы показаны на рис. 4.15, а, б, в.
S
&
C
&
R
S
'
&
Q
S
С
&
R
'
а б
Q
R
Q
T
Q
C
t
S
t
R
t
Q
в
Рис. 4.15
127

Кроме управляющих входов S и R, триггер этого типа имеет дополнительный вход, на который поступает тактовый сигнал (уровень) С.
Если С = 1, то триггер функционирует как асинхронный триггер, а при
С = 0 состояние его выхода остается неизменным.
Сигналы S′, R′ формируются на выходах ячеек И – НЕ в виде конъюнкций S
′ =CS , R′ =CR и являются собственно входными сигналами
бистабильной ячейки, переключающими триггер из одного состояния в
другое.
Когда S = 1, R = 0, C = 1, осуществляется установка триггера в
единичное состояние, а если SCR = 011 – в нулевое. Комбинация сигналов SCR = 111 является запрещенной, поскольку после перехода к
значению С = 0 невозможно однозначно определить состояние на выходе триггера.
4.2.2. ТРИГГЕР ЗАДЕРЖКИ – D-ТРИГГЕР
Асинхронный D-триггер не применяется, так как его выход практически повторяет вход. Поэтому применяют синхронные D-триггеры
(рис. 4.16, а, б). Значение сигнала на выходе Q такого триггера в такт
времени (t + 1) равно значению сигнала на входе D в предыдущем
такте t. Алгоритм работы данного триггера представлен в табл. 4.5,
а диаграммы,
поясняющие принцип работы, – на рис. 4.16, в.
Таблица 4.5
C D Q
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 1
t
Q
t + 1
Из рис 4.16 видно, что при С = 0 сигнал на выходе Q не меняется.
При условии С = 1 триггер передает сигнал на выход, поступивший
на вход D.
128

Таблица 4.6
CD
00 01 11 10
1
1
Q
t
0
1
1 1 1
1 1 1
QQCCDDQ
1tt t
(алгортим)
D
&
S'
&
Q
Q
DT
Q
R'
&
Q
C
&
C
а б
D
t
C
t
Q
t
в
Рис. 4.16. D-триггер
129

В некотором смысле данный триггер задерживает прохождение по-
R
ступившего на вход
гер» (
delay – задержка).
D-сигнала. Отсюда и произошло название «D-триг-
Составленная по табл. 4.5 карта Карно представлена табл. 4.6. Исходя из правил минимизации в данном случае нужно было бы составить всего два объединения в карте Карно (показаны непрерывной
линией). Однако для того чтобы подогнать алгоритм работы
D-триг-
гера под стандартный вид, проведено третье объединение (показано
в табл. 4.6 жирным пунктиром). В результате алгоритм работы триггера будет следующим:
QQCCDDQCDQCDCDQCD
.
1
tt t t t
CD
Обозначим
SDC
,
и опустим индексы, тогда
() ()
QSRQ .
В такой форме записи алгоритм работы
ритм работы
RS-триггера.
Поэтому техническая реализация
дит так, как показано на рис. 4.16,
показана на рис. 4.16,
в.
а. Временная диаграмма D-триггера
D-триггера в базисе И – НЕ выгля-
D-триггера похож на алго-
D-триггер широко используется для построения счетчиков, реги-
стров и других более сложных блоков цифровой автоматики. Если инверсный выход
со счетным входом (
D-триггера Q подать на вход D, то получится триггер
Т-триггер).
4.2.3. Т-ТРИГГЕР
Алгоритм работы Т-триггера содержательно может быть представлен так: триггер инвертирует свое предыдущее состояние при подаче на
его вход
T единичного сигнала. На основании содержательного описа-
ния можно составить таблицу переходов (табл. 4.7).
Отсюда алгоритм работы
Т-триггера:
QTQQT
.
1ttt
130
Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]
