книги из ГПНТБ / Толшин В.И. Основы автоматики и автоматизации энергетических установок учебник

Если в момент времени t на Вых.\ сигнал у, = 0, то в момент времени £+1 при подаче нулевых сигналов на Вхл и Вх.2 (j?i = О

(У/+1= 1)-

При снятии сигнала с Вхл триггер «запоминает» предшествую­ щее состояние, так как отрицательное напряжение с Вых.\ посту­ пает на Вх.\.

230

В случае подачи отрицательного напряжения на Вх.2 триод Т2 открывается, а триод Т\ закрывается и сигнал на Вых.i становится равным нулю (у,+1 = 0).

На рис. 9.16 показана реализация части упрощенного алгоритма пуска дизель-генератора, рассмотренного в § 9.1, с помощью схемы

лостом ходу по номинальной регуляторной характеристике, по сиг­ налу от датчика температуры включается нагрузка В. При этом:

—команда на пуск не должна проходить, если в системе нет воды (датчик уровня воды /в) или имела место аварийная оста­ новка двигателя;

—маслопрокачивающий насос должен быть выключен, а про­ цесс пуска приостановлен (включено аварийное стоп-устройство Г ), если за определенное время в период прокачки, а также в период раскрутки на воздухе давление масла не установится.

В представленной схеме имеются задержки времени ti и х2.

Система булевых уравнений

С помощью операций логической алгебры (которые здесь не приводятся) э;га система может быть упрощена и приведена к виду (9.1).

231

Р и с . 9 .1 7 . С х ем а б л о к а п у ск а на п о л у п р о в о д н и к о в ы х эл е м е н т а х

232

§ 9.4. Методы контроля исправности систем управления энергетических установок

В настоящее время используются следующие методы проверки систем управления энергетических установок:

—Встроенный контроль. Для выполнения проверочных опера­ ций в схему управления дополнительно вводятся логические эле­ менты, которые контролируют выполнение каждой операции и авто­ матизируют процесс проверки. Такого типа контроль усложняет схему и снижает ее надежность при. нормальной работе. Проверка Есей схемы с помощью встроенного контроля практически невоз­ можна.

—Путем запуска всей установки. При проверке таким мето­ дом ряд цепей управления, например аварийной защиты, не кон­ тролируется.

—С помощью имитатора входных сигналов. При проверке этого типа вместо датчиков устанавливается имитатор входных сигналов, на котором с помощью ключей набираются входные контролирую­ щие наборы. В этом случае возможны два способа построения наборов:

а) наборы имитируют выполнение каждой операции. Способ проверки при этом трудоемкий и длительный. Последовательность и правильность выполнения технологических операций здесь про­ веряется согласно описанию работы схемы;

б) наборы построены на основании логических методов.

В настоящее время для проверок систем управления и локали­ зации неисправностей в ней начинают применять методы логи­ ческого контроля и диагностики [7]. Достоинство метода логиче­ ского контроля состоит в том, что:

—контролируются все элементы системы;

—проверка проводится в короткий промежуток времени, так как при этом выполняется относительно небольшое число опера­ ций;

—проверка не' требует запуска агрегата, осуществляется с по­ мощью устройства и может производиться автоматически.

Понятие об обобщенных логических неисправностях

Неисправности САУ могут иметь место как в самих элементах,_ так и в их соединениях.

Под обобщенной логической неисправностью функционального элемента понимается такая неисправность, которая изменяет ло­

к тому, что функция, реализуемая этим неисправным элементом,., будет отличаться от функции, реализуемой исправным элементом.

Допустим, что Xi = l; Хг= 0. Исправный элемент должен реали­ зовать функцию у —(1. Однако величина у может быть равна нулю,.

233.

если контакт реле будет все время разомкнут, например вслед­ ствие подгорания, замасливания или в случае обрыва.

Одной логической неисправности может соответствовать не­ сколько физических неисправностей, обусловливающих одну и ту же логику работы неисправного элемента.

Релейные элементы имеют всего две логические неисправности: 1) когда имеет место обрыв, 2) когда элемент (контакт) постоянно замкнут.

Полупроводниковые элементы характеризуются большим чис­ лом логических неисправностей. Согласно [7], транзисторному логи­ ческому функциональному элементусерии' «ЭТ», реализующему функцию ИЛИ—НЕ, соответствуют четыре логические неисправ­ ности:

1) У 1 = * 1 N/ - * 2 = 1; 2) у3 = А',; 3) уз = х 2\ 4) у< = 0.

При этом, например, первой неисправности соответствуют сле­ дующие физические неисправности:

—обрыв в цепи базы транзистора Г (см. рис. 9.12);

—обрыв в цепи эмиттера транзистора Т и др.

Таким же образом можно показать, что полупроводниковые логические элементы ИЛИ—НЕ, НЕ и И на два входа, имеют сле­ дующие логические неисправности:

При контроле схемы устанавливают факт логической неисправ­ ности и локализуют ее. Это позволяет в дальнейшем перейти к ана­ лизу соответствующей физической неисправности.

Логическая неисправность элемента может быть установлена по характеру выходного сигнала этого элемента при■определенном сочетании, наборе входных сигналов. Очевидно, что если элемент имеет один вход, то на него можно подать две различные вели­ чины —,0 или 1 и по выходной величине судить об исправной или неисправной работе. Эти наборы называют контролирующими. Если элемент имеет два входа, то число входных наборов составит

22 = 4.

При определенном сочетании входной и выходной величин легко установить исправность работы схемы и характер логической не­ исправности для элемента с двумя входами.

2 3 4

Таблицы состояний выходных элементов схемы

Рассмотрим пример контроля исправной работы и диагностики неисправностей транзисторных элементов ИЛИ и И. В табл. 9.2 и 9.3 приведены значения входов и выхода элементов при исправ­ ном состоянии и при логических неисправностях.

Если значение функции у при данной комбинации входных ве­ личин отличается от того значения, которое она должна иметь при исправном состоянии элемента, то это свидетельствует о наличии логической неисправности. Подавая в реальных условиях сигналы на вход элемента, можно установить характер неисправности (ло­ кализовать неисправность) по значению выходной величины, кото­ рое она принимает при различных входных наборах. Очевидно, если на первом входном наборе у= 1, то в элементе ИЛИ сущест­ вует первая логическая неисправность. Если же у = 0, то установить факт исправного состояния элемента еще нельзя, так как неисправ­ ности 2, 3 и 4 на этом наборе себя не проявляют.

Первый и второй входные наборы позволяют различить первую и вторую неисправность. При третьей и четвертой неисправностях значения выходной величины на этих наборах будут одинаковыми, равными нулю, поэтому третья и четвертая неисправности на этих наборах неразличимы. Наборы 1, 2 и 3 позволяют по выходной величине локализовать любую из четырех неисправностей. То же самое можно сделать и при наборах 1, 2 и 4.

Подобные рассуждения могут быть проведены для транзистор­ ного элемента И (табл. 9.3).

Как видно из табл. 9.2 и 9.3, контроль исправного состояния элементов ИЛИ и И полностью осуществляется первыми тремя наборами. В случае если элемент будет неисправен, то любая из

235

четырех логических неисправностей может быть определена по ре­ зультатам дешифрирования первых трех наборов.

Так, например, четвертая логическая неисправность элемента ИЛИ устанавливается по значению выходной величины у, если последняя принимает значение ноль на втором и третьем наборах.

В тайл. 9.2 и 9.3 цифры, заключенные в рамки, соответствуют неисправностям, контролируемым при данных значениях входных переменных, которые образуют соответствующие входные наборы.

Следовательно, для проверки исправного состояния элементов ИЛИ и И необходимо не все количество наборов входных вели­ чин, которое теоретически возможно, а меньшее, обозначенное в таблице словами «Контролирующий тест».

Минимальное сочетание входных наборов, позволяющее пол­ ностью проконтролировать логическую схему, называется мини­ мальным контролирующим тестом Тк. Минимальный диагности­ ческий тест Гд позволяет определить неисправности в любом месте схемы или любую комбинацию этих неисправностей. Таким обра­ зом, отличие минимального диагностического теста от минималь­ ного контролирующего заключается в том, что контролирующий тест отвечает только на вопрос, исправна или нет схема управле­ ния, минимальный же диагностический тест позволяет по резуль­ татам анализа дешифрирования определить, где находится неис­ правность. В приведенном примере, в частности, Тк = ТД.

Рассмотренный принцип положен в основу контроля и анализа неисправностей в схеме, состоящей из ряда параллельно и после­ довательно соединенных элементов и имеющей определенное число входов и выходов, которые могут быть в реальных условиях ис­ пользованы для выполнения операций контроля. Если число вхо­

236

дов в схеме т, то число различных входных наборов такой схемы

составляет 2'п и может быть весьма значительно.

Задачей логического контроля и диагностики является мини­ мизация числа входных наборов.

Методика составления контролирующего теста для однотактной одновыходной схемы

Построение минимального контролирующего теста для схем, включающих несколько логических элементов, в ряде случаев является задачей большой сложности. Изложим принципы построе­ ния контролирующего теста для элемента ИЛИ и И.

Как видно из табл. 9.2, для контроля логического элемента

Для проверки логического элемента И (табл. 9.3) необходимо первой входной переменной х2 придать значение 1; при этом значе­ ние переменной х2 должно быть равно 0. Далее проверки необхо­ димо повторить при противоположных значениях входных перемен­ ных. Заканчивается операция проверки при значениях входных переменных, равных 1.

Подобный принцип лег в основу логического контроля схем, со­ держащих не один, а несколько элементов.

Рассмотрим методику составления контролирующего теста для комбинационной схемы, т. е. схемы, состоящей из нескольких логи­ ческих элементов (элементы памяти отсутствуют). Этапы контроля

в) в каждом слагаемом, представляющем собой произведение булевых переменных и называемом термом, каждой букве (сомно­ жителю) поочередно задается значение моль при условии, что остальные сомножители этого терма должны быть равны единице; г) подбираются значения входных переменных таким образом, чтобы все сомножители одного терма принимали значение еди­ ница, а в остальных термах хотя бы один сомножительбыл равен нулю. Эта операция соответствует проверке всех параллельных

звеньев на замкнутость цепей.

Контроль реальной схемы заключается в сравнении величины функции у, полученной расчетным путем на данном наборе при исправном состоянии всех элементов, с тем значением, которое может быть получено реально при эксперименте, если на входы

237

схемы подавать сигналы, соответствующие данному набору, и за­ мерять сигнал на выходе у. Совпадение расчетного и реального значений для всех наборов контролирующего теста означает исправность работы схемы.

Рассмотрим примеры составления контролирующих тестов для полупроводниковых и релейных одновыходных схем.

Пример 9.1. На рис. 9.18 приведена полупроводниковая комбинационная схема, с тремя входами Х|, х2, л3 и одним выходом у. Требуется составить контро­ лирующий тест.

Вместе с тем эти тесты обеспечивают полноценный контроль схемы. До­ пустим, что в схеме рис. 9.16 неисправен элемент НЕ и неисправность приводит к тому, что на выходе элемента постоянно фиксируется единица. В этом случае уже'на первом наборе (табл. 9.4) выход у принимает значение 1 вместо 0 и факт неисправности устанавливается.

Методика составления контролирующего теста для многовыходных комбинационных схем

Составление контролирующего теста для многовыходных ком­ бинационных однотактных схем сводится к следующим этапам:

а) всю схему управления разбивают на одновыходные под­ схемы;

238

б) функционирование каждой подсхемы описывают булевыми функциями и строят контролирующие тесты Tl, Т\, Т{ для каждой из подсхем;

в) строится общий контролирующий тест Тк всей схемы. Очевидно, что составление Тк в виде суммы контролирующих

тестов отдельных подсхем (7^, + Т ^+ ... + Т{) приведет к громозд­ кости контролирующего теста и поэтому нецелесообразно. Мини­ мизация Тк производится с помощью специальных' методов опе­ рации пересечения [7].

В этом случае операция «пересечения» должна производиться, при строгом соблюдении очередности следования наборов друг за другом. Подробно порядок составления контролирующего теста для многотактных схем изложен в работе [7].

Пример 9.2. На рис. 9.19 приведена релейная комбинационная одновыходная схема.

L--Л;г

Требуется построить контролирующий тест.

а) При составлении булевой функции схемы рис. 9.19 введем обозначения:

и 9.19 состоят из четырех наборов, в то время как максимальное количество возможных наборов для этих схем составляет 23 = 8. Следовательно, полученный тест минимальный.

239