книги из ГПНТБ / Барсуков Ф.И. Элементы и устройства радиотелеметрических систем

разом, посредством ключа (рис. 6-7) обеспечивается пе­ реключение разрядной цепи матрицы типа R—2R. Чис­ ло подобных ключей равно числу разрядов в коде.

Устройства сравнения ('компараторы). Компараторы представляют собой устройства, предназначенные для сравнения двух напряжений или токов и определения знака разности между ними. В настоящее вре­ мя применяются реге­ неративные, амплитуд­ но-импульсные, генера­ торные и модулятор­

ные компараторы. Компараторы реге­

неративного типа пред­ ставляют собой устрой­ ства сравнения с поло­ жительной обратной связью, использующие

регенеративный процесс для опрокидывания схемы из одного устойчивого состояния в другое. Наибольшее рас­ пространение получили схемы сравнения на триггере Шмитта.

В устройствах сравнения амплитудно-импульсного типа широко используются дифференциальные усили­ тели.

Устройства сравнения генераторного типа основаны на использовании схем с положительной обратной связью, в которых обеспечивается режим возбуждения собственных колебаний. В результате на выходе этого

Рис. 6-8. Схема устройства сравнения на мульти­ вибраторе с мостовой схемой в цепи обратной связи.

180

в мультивибраторе обеспечивается между каскадами по­ ложительная обратная связь и он генерирует импульсы, которые используются как выходной сигнал. Если же эталонное напряжение по абсолютной величине превос­ ходит напряжение сигнала, то в цепях перезаряда кон­ денсаторов оказываются открытыми диоды Д і, Д з- В этом случае через диоды Ді и Ді в каждом из каска­ дов мультивибратора образуется между коллекторной и базовой цепями глубокая отрицательная связь и гене­ рация отсутствует.

На рис. 6-9 приведена другая схема компаратора дан­ ного типа.

Его основой является блокинг-генератор с обмотками положительной и отрицательной обратной связи в транс­ форматоре. В зависимости от того, какое напряжение будет преобладать по абсолютному значению Uc или Нэт, будет проводить соответственно диод Ді или Д% и включатся обмотки положительной или отрицательной обратной связи. При Пс> 6 /ат блокинг-генератор будет генерировать импульсы, а при (УС< Н ЭТ генерация бу­ дет отсутствовать. Чувствительность компаратора с бло- кинг-генератором на порядок выше, чем с мультивибра­

181

6-2. П Р Е О Б Р А З О В А Т Е Л И К О Д О В

В цифровых РТС для передачи, хранения, реги­ страции и обработки информации широко используются различные преобразователи кодов. К таким преобразо­ вателям относятся:

преобразователи двоичного кода в. многоосновный и обратно;

преобразователи двоичного кода в двоично-десятич­ ный и др.

Рассмотрим некоторые из них.

Преобразователи параллельного кода в последова­ тельный и обратно. Применение преобразователей парал­ лельного кода в последовательный и обратно и вызвано, тем, что большинство рассмотренных преобразователей

Импульсы продвижения

Рис. 6-10. Структурная схема преобразователя последова­ тельного двоичного, кода числа в параллельный.

аналог-код выдают информацию в параллельном коде, а для передачи по радиолинии используется в основном последовательный код. На приемной стороне информа­ ция поступает в последовательном коде. Чтобы записать эту информацию на магнитную ленту, требуется преоб­ разовать ее в параллельную форму. Для выполнения указанной задачи применяются регистры.

На рис. 6-10 приведена структурная схема преобра­ зователя последовательного кода в параллельный. Пре­ образуемый код поступает на единичный вход триггера Тг4 старшего разряда, начиная, как правило, с младшего. Продвижение кодовых сигналов вдоль регистра осуще-

182

C'1'вляетсй импульсами продвижения, ііодаваемьіми одМОвременно на нулевые входы всех триггеров. Считывание числа в параллельном коде производится подачей им­ пульса считывания на все элементы И. При этом кодо­ вые сигналы «1» проходят через элементы И, а сигналы «О» не проходят.

Обратное преобразование параллельного кода в по­ следовательный может быть выполнено преобразовате­ лем, структурная схема которого приведена на рис. 6 -1 1 .

Параллельный, код числа

Последователейъій. двоичный код числа

Рис. 6-М. Структурная схема преобразователя параллель­ ного двоичного кода числа в последовательный.

Импульс записи, ’открывая элементы Иі—И4, обеопечивает запись параллельного кода в регистр, который им­ пульсом У ст. «О» предварительно оброшен в нулевое со­ стояние. Считывание числа в последовательном коде производится путем подачи импульсов продвижения на вход У ст. «О » .

Преобразователи двоичного кода в многоосновный и обратно. В цифровых РТС, кроме двоичного кода, при­ меняются и другие коды с основанием больше двух. Коды, у которых основание больше двух, называются многоосновными. К таким кодам относятся троичные, четверичные и т. д. При технической реализации наи­ более удобными являются коды с основанием 4,8 и 16.

183

Преобразование двоичного кода в многоооновный вы­ звано тем, что с увеличением основания кода уменьша­ ется его разрядность и, следовательно, увеличивается пропускная способность радиолинии. Указанное преобра­ зование связано с переводом числа, представленного в си­ стеме счисления с основанием 2, в систему счисления

соснованием больше двух.

Вобщем случае для перевода числа, представленного в системе с основанием q, в систему счисления с осно­ ванием р при p — qh, где к — целое число, нужно каждую группу, состоящую из к цифр системы q, заменить циф­ рой системы р. Например, необходимо перевести число

с основанием восемь. В этом случае q= 2, k = 3 и р = 8. Для перевода числа двоичной системы счисления в вось­ меричную необходимо заменить каждые три двоичных разряда на один восьмеричный разряд, например

— выражение числа в восьмеричной системе счисления. Для обратного перевода числа, представленного в си­ стеме счисления с основанием р, в систему счисления

соснованием q при условии, что p = qh,- где к — целое число, достаточно заменить каждую цифру числа в си­ стеме р ее представлением в системе q. Например, не­ обходимо перевести число 321, представленное в четве­ ричной системе счисления (в десятичной системе счисле­ ния это число составит 3-42+2-4Ч -1 -4°=57), в систему

соснованием два. В этом случае р = 4, q—2 и &=2. Для перевода четвертичного числа каждый разряд этого чис­

ла заменяется двухразрядным (к = 2) двоичным числом

Указанное правило, очевидно, справедливо для кодов кратным двум.

На рис. 6-12 приведена структурная схема преобра­ зователя двоичного кода в четверичный. В соответствии

184

с правилом каждым двум разрядам двоичного числа, имеющим два. значения «О» и «1», приводится в соот­ ветствие один разряд четверичного кода, принимающий одно из четырех значений: ßo=0, a i= l, ß2 = 2, а3=3. Та­ кое преобразование легко выполнить на диодной матри­ це (см. верхнюю часть рис. 6-12), управляемой двумя

триггерами.

Символы многоосновиого кода можно передавать им­ пульсами различной амплитуды (Лі— иго, Лг— і, Лз— >-

— >-0 2 , Л/,— кг3 для четверичного кода), различной часто­ той заполнения импульсов и т. д. Для формирования таких символов в схеме, приведенной на рис. 6-12, используются модуляторы (амплитудный, частотный

и т. п.).

Преобразование шестиразрядного двоичного кода (рис. 6-12) в трехразрядный четверичный код выполняет­ ся в три этапа (такта). Записанное в регистр двоичное число считывается по два разряда, начиная с младших, управляющими импульсами 1—3. . При поступлении

Рис. 6-12. Структурная схема преобразователя двоичного кода в чет­ веричный.

185

управляющего импульса 1 выходы триггеров 7г6 и Гг5 через элементы Иі—ТЦ подключаются к вертикальным тинам диодной матрицы. В зависимости от записанного в триггеры Тг§—Тгь числа возбудится соответствующая горизонтальная шина (диоды закроются) диодной ма­ трицы. На входе одного из четырех модуляторов появит­ ся сигнал и модулятор сформирует символ младшего разряда четверичного кода. Затем подается управляю­ щий импульс 2 и к диодной матрице подключаются сле­ дующие два триггера Тг3 и Тгі,. После декодирования формируется второй символ (разряд) четверичного кода. С приходом третьего управляющего импульса фор­ мируется третий (старший) разряд четверичного кода. После опроса всех триггеров регистр сбрасывается в ну­ левое состояние. Затем процесс повторяется.

На приемной стороне обычно выполняется обратное преобразование многоосновного кода в двоичный. Такое преобразование применительно к четверичному коду мо­ жет быть выполнено преобразователем, структурная схе­ ма которого приведена на рис. 6-13.

Принятая информация после демодуляции в форме АИМ (см. эпюру напряжений на рис. 6-13) преобразует-

Параллельный. двоичный, код

разряд

Рис. 6-13. Структурная схемы Преобразователя четвертичного кода в двоичный.

щ

ся с помощью преобразователя аналог-код в двоичный код. Полученный, двоичный код в зависимости от раз­ ряда многоосновного кода записывается в соответствую­ щие триггеры регистра. Если принятый символ соответ­ ствует млаДшему разряду четверичного кода (.43), то двухразрядный двоичный код с выхода преобразователя аналог-код записывается в триггеры Тгt и Тг2 управляю­ щим импульсом 1. Если же принятый символ соответ­ ствует'второму разряду (/1і) четверичного кода, то двухразрядный двоичный код записывается (управляющий импульс 2) в триггеры Тг3 и Тг^ регистра,. После пре­ образования и записи старших разрядов полученное дво­ ичное число считывается, а триггеры регистра устанав­ ливаются в нулевое положение.

Аналогичным образом можно выполнить преобразо­ вание двоичного кода в восьмеричный или шестнадцати­ ричный код и обратно.

Преобразователи двоичного кода в двоично-десятич­ ный. Кроме рассмотренных систем счисления широко используется двоично-десятичная система счисления,

в двоично-десятичной системе представляется в следую­ щем виде:

2 (8—4—2—1), а сама десятичная цифра равняется сум­ ме произведения этих весов на соответствующую двоич­ ную цифру. Однако применяются и другие коды, в кото­ рых каждая цифра десятичного разряда передается че­ тырьмя элементами кода, веса которых соответствуют целым положительным числам <?і, q2, qs, <7-4, принимаю­ щим значения от 0 до 9.

При этом число А в двоично-десятичной системе счис­

187

Двоично-десятйчиая система позволяет применять элементы только с двумя устойчивыми состояниями и в то же время сохранить преимущества десятичной си­ стемы.

Преобразование двоичного кода в двоично-десятич­ ный применяется, как правило, на приемной стороне. Принятая информация в двоичном коде перед регистра­ цией ее в виде таблиц десятичных чисел преобразовы­ вается в двоично-десятичный код. Аналогичному преоб-

Тетрада Тетрада, единиц десятков

Рис. 6-14. Структурная схема преобразователя двоичного кода в двоично-десятичиыіі.

разованию подвергается и текущее время в двоичном коде для последующей записи в цифровой форме.

Двоично-десятичный код, кроме того, является про­ межуточным при переводе чисел из десятичного кода

вдвоичный и наоборот.

Вцифровых РТС. находят применение два метода преобразования двоичного кода в двоично-десятичный:

преобразование код-аналог с суммированием единич- . ных аналоговых величин;

преобразование с использованием диодных матриц. Первый метод преобразования попользуется в преоб­ разователе, структурная схема которого приведена на

188

рис. 6-14. Преобразователь состоит из двоичного и Двоич­ но-десятичного счетчиков. Двоично-десятичный счетчик содержит тетрады, каждая из которых предназначена для получения одного разряда десятичного кода. При преобразовании восьмиразрядного двоичного кода в дво­ ично-десятичный счетчик должен содержать три тетрады, соединенные последовательно, а при преобразовании де­ сятиразрядного-двоичного кода — четыре тетрады.

Преобразование начинается подачей импульсов Уст. «О», которые устанавливают оба счетчика в нулевое со­ стояние. Затем в двоичный счетчик записывается преоб­ разуемое двоичное число в обратном коде. Это обеспе­ чивается наличием инверторов ІТЕі—HEJV на входе счет­ чика. После записи двоичного числа на триггер Тг по­ дается управляющий импульс, который устанавливает его

вположение «1». При этом элемент Йі открывается и импульсы с выхода генератора счетных импульсов по­ ступают на входы обоих счетчиков. Счетчики считают до тех пор, пока все триггеры двоичного счетчика перейдут

всостояние «1». В этот момент элемент Иг отпирается и формирует импульс, который перебрасывает триггер Тг в нулевое состояние. При этом элемент Иі закрыва­ ется и подача счетных импульсов от генератора прекра­ щается. Показания двоично-десятичного счетчика оказы­ ваются пропорциональными преобразуемому двоичному числу.

Действительно, пусть за время преобразования на счетчики пройдут р импульсов.

Тогда

где ЛПр — преобразуемое число в двоичном коде. Сравнивая выражения (6-8) и (6-9), получим:

Т1=^пр,

т. е. число импульсов, поступивших за время преобразо­ вания на вход двоично-десятичного счетчика, равно пре­ образуемому числу.

Каждый разряд десятичного числа представляет со­ бой четырехразрядный двоичный код.

189