книги из ГПНТБ / Барсуков Ф.И. Элементы и устройства радиотелеметрических систем

Для построения теГрадьі двойчйй-ДёсятичйоГб счетчи­ ка используются четыре триггера, включенных по схеме двоичного счетчика. Пересчет на десять обеспечивается введением в тетраду цепи обратной связи.

На рис. 6-15 приведена функциональная схема одной тетрады счета последовательности импульсов в двоичнодесятичной системе. Тетрада построена по схеме типа

Рис. 6-15. Функциональная схема тетрады счета импуль­ сов в двоично-десятичной системе.

«8+2» с прямой связью с триггера Тг^ к триггеру 7г4 и обратной связью с триггера 7г4 через элемент И на триг­ гер Тг%

В исходном состоянии левые транзисторы триггеров закрыты (отрицательный потенциал), а правые — откры­ ты (положительный потенциал). Элемент И открыт по правому входу.

При поступлении на вход тетрады первых восьми импульсов триггеры обеспечивают их счет так же, как в обычном двоичном счетчике. С приходом восьмого им­ пульса триггеры Тг\—Тг3 переключаются в положение «О», а триггер Гг4— в положение «1». Тетрада при этом будет в состоянии 0001, соответствующем числу восемь.

Триггер Тг,к после перехода в состояние «1» своим отрицательным потенциалом с нулевого выхода воздей­ ствует по цепи обратной связи на элемент И, закрывает его и тем самым исключает возможность переключения триггера Тг2 (и, следовательно, триггера Тгз) в поло­ жение«!».

С подачей девятого импульса триггер Тгі переклю­ чается и тетрада оказывается в состоянии 1001, соответ­ ствующем числу девять.

Десятый импульс возвращает триггер Тгі в положе­ ние «0». Положительный перепад на его единичном вы­ ходе в этом случае через элемент И не пройдет и со­ стояние триггера Тг2 не изменяется, а триггер 7а4 воз­

190

вращается в положение «О» (по цепи прямой связи). По­ ложительный перепад-с единичного выхода Тгк, соответ­ ствующий десяти импульсам, поступает в следующую тетраду, фиксирующую число десятков подсчитанных им­ пульсов. Тетрада младшего разряда оказывается подго­ товленной к дальнейшему счету.

Рассмотренная схема преобразователя имеет ряд не­ достатков, основными из которых являются следующие:

•конструктивная сложность из-за применения двух счетчиков с большим числом триггеров;

большое время преобразования (малое быстродейст­ вие) .

Метод преобразования двоичного кода в двоично-де- сятичный с использованием диодных матриц основан на применении переключающих (булевых) функций, под которыми понимают зависимость выходного сигнала от ряда одновременно приложенных входных сигналов в дискретных системах [Л. 27].

•Если обозначить разряды двоичного кода буквами Ьи

Си Cz, Сз, С* и двоичные разряды старшего разряда де­ сятичного кода — du dz, d3, d/„ то при преобразовании четырехразрядного двоичного кода разряды двоично-де­ сятичного кода определяются следующими переключаю­ щими функциями:

с, = ЪА -НА*».;

На рис. 6-16 приведена функциональная матричная схема преобразователя двоичного кода в двоично-деся­ тичный, построенная на основе выражений (6-10). Пусть преобразованию подлежит двоичный код 1101 (Ьі = &2 = = & 4 = 1 , Ьз = 0) в двоично-десятичный 10011 (£4=с3= с4 = = 1, сі = С2=0). После записи двоичного числа 1101 в ре­ гистр триггеры Тги Тг%, Тг/± будут находиться в положе­ нии «1», а триггер 7а3 — в положении «0». При этом дио­ ды Д і— Д з, Ди Дъ До, Діа, Ди.—Да будут закрыты, а остальные открыты. Импульс считывания 'пройдет на рндод схемы но горизонтальным щинам 1, 7 и 8 и на

19!

выходах di, Сз и С/„ будут сформированы символы «1». На остальных же выходах 'будет «О».

Основное достоинство схемы такого преобразователя в его простоте и в высоком быстродействии.

Кроме рассмотренных преобразователей в телемет­ рии широко применяются преобразователи двоично-деся­ тичного кода в десятичный.

На рис. 6-17 приведена функциональная схема пре­ образователя двоично-десятичного кода с весами разря-

bf bi Ьг Ьг bj bj bif Ьц

Рис. 6-16. Функциональная схема матричного преобразователя двоичного кода в двоично-десятнчныіі.

дов 8—4—2—1 в десятичный код. На схеме представ­ лена часть схемы, обеспечивающая преобразования одно­ го разряда двоично-десятичного кода в десятичный.

В состав преобразователя одного разряда двоично­ десятичного кода входят триггерный регистр (Тг1—Тгі ) и матричный диодный дешифратор на логических элемен­

тах И.

Работает разрядный преобразователь следующим об­ разом. Преобразуемый разряд двоично-десятичного кода в виде комбинации потенциалов «единичного» и «нуле­

19?

вого» уровней подается на единичные входы триггеров регистра.

Споступлением импульса Уст. «О» все триггеры реги­ стра устанавливаются ів «нулевое» состояние.

Свыхода регистра преобразуемый код подается на входные тайны дешифратора, на которых фиксируется преобразуемый код в виде распределения потенциалов.

Спомощью логических элементов И каждая конкретная

комбинация потенциалов преобразуется в единичный

Рис. 6-17. Функциональная схема преобразователя двоичио:десятичпого кода в десятичный.

потенциал (единицу единично-десятичного кода), пода­ ваемый на выходную шину дешифратора, номер кото­ рой соответствует десятичной цифре -разряда.

Преобразованный кбд на выходе дешифратора сохра­ няется до поступления импульса Уст. «О».

При преобразовании двоично-десятичного кода с дру- ' гим распределением весов разрядов, например 2—4—

2—1 или 5—1—2—1., изменяются лишь схемы подключе­ ния диодов матрицы дешифратора. В остальном же схе­ ма преобразователя остается такой же, как и на рис. 6-17. Работают такие преобразователи так же, как и рассмот­ ренный.

6-3. ПРЕОБРАЗОВАТЕЛИ КОД-АНАЛОГ

Во многих случаях обработанную цифровую те­ леметрическую информацию для ее практического ис­ пользования как на приемной, так и на передающей стороне необходимо преобразовать в аналоговую форму. Такое, преобразование осуществляют преобразователи типа код-аналог.

Преобразование цифрового кода в аналоговую вели­ чину (напряжение постоянного тока, механическое пере-

Рис. 6-18. Функциональная схема преобразовате­ ля код-аналог с суммированием напряжений на входе операционного усилителя.

мещение) может выполняться одним из следующих ме­ тодов:

суммирования с учетом веса; суммирования единичных приращений аналоговых ве­

личин; пространственной селекции.

Основным способом преобразования является сумми­ рование в соответствии со значениями разрядов преоб­ разуемого кода напряжений и токов, «взвешенных» по двоичному закону.

194

Преобразователи с суммированием напряжений и то­ ков. На рис. 6-18 приведена функциональная схема пре­ образователя с суммированием напряжений, отражаю­ щих значение разрядов преобразуемого числа. Суммиро­ вание производится с помощью операционного усилителя (усилитель с нечетным числом каскадов, имеющий зна­ чительный коэффициент усиления и охваченный обратной связью через резистор ^ 0бр). Напряжения, отображаю­ щие соседние разряды, например, двоичного кода долж­ ны различаться по амплитуде в 2 раза, т. е.

где Ky—Ro^lR — коэффициент усиления усилителя с за­ мкнутой цепью обратной связи.

Подача напряжений Ui—UN на вход усилителя про­ изводится через элементы И (выполняющие роль клю­ чей). Элементы И управляются соответствующими триг­ герами Тг1—TeN регистра преобразуемого кода. На входе усилителя напряжение источников суммируется в соот­ ветствии со значениями разрядов преобразуемого кода.

Недостатком данной схемы является то, что при пре­ образовании используется N независимых эталонных источников. Поэтому более широкое распространение получила схема преобразователя, в котором один эта­ лонный источник, а"величина сопротивлений резисторов в каждой цепи «взвешена» по двоичному закону (в цепи младшего разряда двоичного кода сопротивление рези­ стора R, во втором разряде — R- 21, в третьем — R- 22 и т.д .).

Возможен и другой путь, при котором весовые рези-1 сторы включаются в цепь обратной связи усилителя по­ стоянного тока (рис. 6-19). Разряды двоичного кода, со­ стоящие из 1, устанавливают соответствующие триггеры в положение «1», е выходов которых сигналы запирают нормально открытые элементы Запрет. Тем самым соот­ ветствующие резисторы включаются в цепь обратной связи усилителя. Когда і-я цифра двоичного кода равна нулю, элемент Запрет остается замкнутым. Выходное на­ пряжение усилителя пропорционально преобразуемому числу.

и

Рис. 6-19. Функциональная схема преобразователя код-аналог с суммированием сопротивлений в цепіі обратной.связи операционного усилителя.

Кроме рассмотренных преобразователей код-аналог с суммированием ‘напряжении широкое распространение получили преобразователи с суммированием напряже­ ний на матрицы резисторов типа R—2R (рис. 6-20). В нем используется один источник эталонного напряже­ ния, а преобразующе-суммирующая' часть выполнена на резисторах двух номиналов (R и 2R), которые подклю­ чаются электронными ключами к эталонному источнику.

Рис. 6-20. Функциональная схема преобразователя код-аналог с суммированием напряжений матрицы резисторов.

196

МОстИ от значения цифры в разряде ключи Кі и К 'і переходят в одно из -двух устойчивых положений: при значении кода «1» в данном разряде ключ Кі замыка­ ется и подключает напряжение 't/3T в .схеме,- при нуле ключ Кі остается (разомкнутым, а ключ К 'і замыкает резистор 2R на шину, находящуюся под нулевым потен­ циалом, при замкнутом ключе Кі нагрузкой эталонного напряжения является эквивалентное сопротивление, рав­ ное 3R. Поэтому коэффициент передачи напряжения от ключа (от точки а* к точке бі) равен 1/3. Коэффициент же передачи напряжения от точки бі к точке бі+і равен 1/2 (в силу свойств выбранной матрицы на резисторах). Учитывая значения этих коэффициентов и то, что пре­ образованию подлежит код

получаем выражение для выходного напряжения:

Выражение (6-12) показывает, что выхоДное напря­ жение пропорционально преобразуемому числу.

Такие преобразователи позволяют осуществить пре­ образование с относительной погрешностью около 0,1%.

Более распространенным методом преобразования является метод суммирования токов. На рис. 6-21 при:

Рис. 6-2;1. Функциональная схема преобра­ зователя код-аналог- с суммированием ве­ совых токов на общем резисторе.

197

ведена одна из многих схем преобразования двоичного кода в аналоговую величину, работа которых основана на методе суммирования токов, характеризующих значе­ ния каждого из разрядов кода.

Схема преобразователя включает в себя регистр, в ко­

Ключи управляются триггерами регистра. Если триг­ гер регистра находится в состоянии «Ьх, то управляемый им ключ будет открыт, с переключением триггера в со­ стояние «О» ключ закрывается.

При открытом ключе через соответствующую' цепь суммирующей схемы течет ток, величина которого опре­ деляется сопротивлением резисторов этой цепи. Величи­ ны сопротивлений весовых резисторов выбираются, исхо­ дя из следующих соотношений:

R« — 2~1Rl\

Я, = 2-=^;

(6-13)

RN= 2--(Л'—])]R ,

Величина же сопротивления резистора нагрузки

Токи в цепях первого /і, второго h и N-го IN разря­ дов с учетом выражений (6-13) и (6-14) будут соответ­ ственно равны:

hио. % -2 * = 21/,;

Я2

Напряжение на выходе преобразователя составит:

198

Величина суммарного тока в зависимости от числа, записанного в регистре, будет:

где щ — коэффициент, принимающий значения 1. или О в зависимости от состояния управляющих триггеров ре­ гистра после записи в него преобразуемого числа.

При подстановке значения I z из (6-16) в (6-15) вы­

ражение для определения выходного напряжения преоб­ разователя примет вид:

Таким образом, выходное напряжение пропорцио­ нально преобразуемому двоичному коду.

В некоторых преобразователях числа в аналоговую величину ключевые элементы отсутствуют, напряжения к отдельным цепям каждого из разрядов сумматора в этом случае подключаются непосредственно соответ­ ствующими триггерами регистра.

Преобразователи с суммированием единичных прира­ щений аналоговых величин. Принцип действия преобра­ зователей данного типа основан на том, что исходное число сначала преобразуется в соответствующее количе­ ство импульсов, каждый из которых представляет собой единичное приращение аналоговой величины. Затем все эти приращения суммируются. Сформированный на вы­ ходе преобразователя аналоговый сигнал представляет собой эквивалент цифрового кода.

На рис. 6-22 приведена функциональная схема пре­ образователя двоичного кода во временной интервал на основе вычитающего двоичного счетчика.

Построение вычитающего счетчика аналогично сум­ мирующему. Отличие лишь в том, что счетный вход триг­ гера старшего разряда соединяется не.с единичным вы­ ходом предыдущего разряда, как в суммирующем счет­ чике, а с нулевым. С приходом каждого входного им­ пульса показание счетчика уменьшается на единицу. При подаче импульса записи преобразуемое число записы­ вается в счетчик. Одновременно импульс записи посту­ пает на линию задержки и через интервал времени, рав-

199