Содержание отчета

Отчет к лабораторной работе должен содержать:

1. Задание на разработку цифровой системы

2. Структурную схему VHDL модели цифровой системы

3. Программную модель цифровой системы

4. Временной анализ верификации VHDL модели в среде MAX PLUS.

5. Принципиальную электрическую схему валидации VHDL модели на макете FLEX8000.

6. Временной анализ валидации VHDL модели цифровой системы.

7. Оценку коэффициентов управляемости и коэффициентов наблюдаемости схемы

8. Рекомендации по совершенствованию системы тестирования

9. Выводы по лабораторной работе.

Контрольные вопросы

1. Поясните термин «тестопригодность»

2. Дайте оценку коэффициента управляемости

3. Дайте оценку коэффициента наблюдаемости

4. Приведите оценку тестопригодности схемы

5. Поясните термин «логическая избыточность»

6. Объясните необходимость разрыва цепей обратной связи при диагностировании

7. Поясните необходимость буферирования входов, чувствительных к фронту

8. Поясните преимущества синхронных схем по сравнению с асинхронными при диагностировании.

Список литературы

1. Беннетс Р.Дж. Проектирование тестопригодных логических схем: Пер. с англ.- М.: Радио и связь, 1990.- 176 с.

2. lab7Appl_2010\lab7Appl_2010.doc

Содержание

Наименование работы 1

Цель работы 1

Задание к лабораторной работе 1

Перечень используемого оборудования и ПО 1

Краткие теоретические сведения 1

Определения 3

Пример вычисления коэффициента управляемости. Таблица 1 3

Пример определения коэффициента наблюдаемости. Таблица 2 5

Оценка тестопригодности схем 6

Практические рекомендации по разработке тестопригодных схем 6

Порядок проведения работы 7

Содержание отчета 8

Контрольные вопросы 8

Список литературы 9

9